CURRENT DRIVE CIRCUIT AND DISPLAY COMPRISING THE SAME. PIXEL CIRCUIT, AND DRIVE METHOD

Datent number: WO0106484 (A1) Publication date: 2001-01-25 Inventor(s): YUMOTO AKIRA [JP] +

Applicant(s): SONY CORP (JPI: YUMOTO AKIRA (JPI + Classification

- international: G09G3/32; H01L27/32; G09G3/32; H01L27/28; (IPC1-

7): G09G3/32 GD9G3/32AR: GD9G3/32ARC2: GD9G3/32ARC2S

Application number: WO2000 IP04763 20000714

Priority number(s): JP19990200843 19990714

Also published as: EP1130565 (A1) EP1130565 (A4) US6859193 (B1) TW528455 (B) KR100888004 (B1)

> more >> Cited documents:

JP1279670 (A) JP9197313 (A) JP9264810 (A)

Abstract of WO 0106484 (A1) A display including a current drive circuit capable of supplying a desired current to a light-emitting element in each pixel stably and accurately irrespective of the characteristic variations of active elements in the pixel, thereby providing a highdefinition Image. Each pixel is composed of a receiving transistor (TFT3) for receiving a signal current (lw) from a data line (data) when a scanning line (scanA) is selected, a converting transistor (TFT1) for converting the current level of the received signal current (lw) to a voltage level and holding the voltage level, and a driving transistor (TFT3) for allowing a drive current having a current level corresponding to the held voltage level to flow through light-emitting element (OLED), The converting thin film transistor (TFT1) generates the converted voltage level at its gate by allowing the signal current (lw) through its channel, and a capacitor (C) holds the voltage level at the gate of

the transistor (TFT1). The transistor (TFT2) allows the drive current having a current level corresponding to the voltage level held by the capacitor (C) to flow through the light-emitting

element (OLED).

_ V/44

FIG.5

OLED 🕏 TFT1

Data supplied from the espacemet database - Worldwide

(19) 世界知的所有権機關 国際事務局



(43) 国際公開日 2001年1月25日(25.01.2001)

PCT

(10) 国際公園業品 WO 01/06484 A1

(51) 国際特許分類子 G09G 3/32 (74) 代理人: 佐藤隆久(SATOH, Takahisa); 〒111-0052 東 京都台東区柳橋2丁目4番2号 宮木ビル4階 創進国際 特許事務所 Tokyo (JP) (21) 国際出頭番号: PCT/JP00/04763 2000年7月14日 (14.07.2000) (81) 指定因 (国内): JP, KR, US. (22) 国際出棄日:

(84) 指定国 (広域): ヨーロッパ特許 (AT. BE, CH. CY. DE. (25) 国際出籍の言語・ 日本語 DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).

(26) 国際公開の言語: 日本語 圣什公园拿新. 一 国際競者報告書 (30) 優先権データ:

特願平11/200843 1999年7月14日(14,07,1999) JP (71) 出版人/米国を除く全ての指定国についてはソニー株


2 文字コード及び他の略語については、 定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。 安全社 (SONY CORPORATION) (IP/IP): 〒141-0001

(72) 発明者;および

東京都品川区北品川6丁目7番35号 Tokyo (JP). (75) 発明者/出頭人 (米国についてのみ): 湯本 扇 (YU-MOTO, Akira) [JP/JP]; 〒141-000] 東京都品川区北品 川6丁目7番35号 ソニー株式会社内 Tokyo (JP)。

(54) Title: CURRENT DRIVE CIRCUIT AND DISPLAY COMPRISING THE SAME PIXEL CIRCUIT. AND DRIVE METHOD

(54) 発明の名称: 電流駆動回路及びそれを用いた表示装置、脳差回路、並びに駆動方法



(57) Abstract: A display including a current drive circuit canable of sumblying a desired current to a light-emitting element in each pixel stably and accurately irrespective of the characteristic variations of active elements in the nixel, thereby providing a high-definition image. Each pixel is composed of a receiving translator (TFT3) for receiving a signal current (lw) from a data line (data) when a scanning line (scanA) is selected a converting transistor (TFTI) for converting the current level of the received signal current (fw) to a voltage level and holding the

of the transistor (TFT1). The transistor (TFT2) allows the cirive current baying a current level corresponding to the voltage level held by the capacitor (C) to flow through the light-emitting element (OLED).

(57) 要約:

画書内部の他動業子の特性ばらつまによらず、安定且つ正確に各画素の発光素 子に所認の電波を供給可能な電流駆動回路を含み、結果として高品位な関係を表 示することが可能な恵示装置であって、各画素は、走麦線scanAが選択され た時データ線dataから信号電流 I wを取り込む受入用トランジスタ下FT3 と、取り込んだ信号電流 I wの電池レベルを一旦電圧レベルに安接して保持する 変換用トランジスタ下FT1と、保持された電圧レベルに応じた電流レベルを有 する駆動電池を発光素子OLEDに流す駆動用トランジスタ下FT2とからなる 。変換用薄膜トランジスタTFT1は、TFT3によって取り込まれた信号電流 I wを自身のチャネルに流して変換された電圧レベルを自身のゲートに発生させ 、容量CはTFT1のゲートに生じた電圧レベルを保持する。TFT2は、Cに 保持された電圧レベルに応じた電流レベルを有する駆動電池を発光素子OLED に流す。

明 細 郷

電流駆動回路及びそれを用いた表示装置、画素回路、並びに駆動方法

技術分野

本発明は、有機エレクトロルミネッセンス (EL)素子等の、電流によって輝度が制御される発光素子等を駆動する電流駆動問題、及びこの電流駆動問路により駆動される発光素子を各画素等に機えた表示装置、両系回路、並びに発光素子の駆動方法に関する。より詳しくは、各画素内に設けられた絶縁ゲート返電界効果トランジスタ等の能動素子によって発光素子に供給する電流量を制御する電流 駆動回路およびそれを用いた所謂アクティブマトリクス型の画像表示装置に関する。

背骨技術

一般に、アクティブマトリクス製の回像表示装置では、多数の回素をマトリクス状に並べ、与えられた輝度情報に応じて画素年に光波度を制御することによって画像を表示する。電気光学物質として液晶を用いた場合には、各画素に書き込まれる電圧に応じて画素の透過率が変化する。電気光学物質として有機エレクトロルミネッセンス(EL) 材料を用いたアクティブマトリクス型の画像表示装置でも、基本的な動作は液晶を用いた場合と同様である。しかし液晶ディスプレイと異なり、有機ELディスプレイは各画素に発光素子を有する、所謂自発光型であり、表語ディスプレイに比べて画像の視遅性が高い、パックライトが不要、応答連度が述い等の利点を有する。個々の発光素子の輝度は電液量によって制御されまり、設備ディスプレイで変しまり、表面ディスプレイで変しまり。

液晶ディスプレイと同様、有機ELディスプレイもその駆動方式として単純マ

トリクス方式とアクティブマトリクス方式とが可能である。前老は種巻が単純で あるものの大斑目つ高精細のディスプレイの宝斑が困難であるため、アクティブ マトリクス方式の開発が盛んに行われている。アクティブマトリクス方式は、各 画素に設けた発光素子に流れる電流を画素内部に設けた能動素子 (一般には、絶 縁ゲート型電界効果トランジスタの一種である薄膜トランジスタ、以下TFTと 呼ぶ場合がある)によって制御する。このアクティブマトリクス方式の有機 R.L. ディスプレイは例えば特開平8-234683号公報に開示されており、一両表 分の等価回路を図1に示す。商素は発光素子OI.ED、第一の適能トランジスタ TFT1、第二の薄膜トランジスタTFT2及び保持容量Cからなる。発光素子 は有機エレクトロルミネッセンス (EL) 素子である。有機EL素子は多くの場 合整流性があるため、OLED (有機発光ダイオード) と呼ばれることがあり、 図では発光素子OLEDとしてダイオードの記号を用いている。但し、発光素子 は必ずしもOLEDに限るものではなく、素子に流れる電流量によって輝度が制 御されるものであればよい。また、発光素子に必ずしも乾流性が要求されるもの ではない。図示の例では、TFT2のソースを基準電位(接地電位)とし、発光 素子OLEDのアノード (陽極) はVdd (電源電位) に接続される一方、カソ ード (除版) はTFT2のドレインに接続されている。一方、TFT1のゲート は走査線scanに接続され、ソースはデータ線dataに接続され、ドレイン は保持容量C及びTFT2のゲートに接続されている。

画素を動作させるために、まず、定査館scanを選択状態とし、データ線d atal類度情報を表すデータ電位Vwを印加すると、TPT1が導通し、保持 容量Cが元電又は放電され、TFT2のゲート電位はデータ電位Vwに一致する 。 走査額scanを非選択状態とすると、TFT1がオフになり、TPT2は電 気的にデータ線dataから切り期されるが、TFT2のゲート電位は保持容量 Cによって安定に保持される。TFT2を介して発光素子OLEDに流れる電池 は、TFT2のゲート/ソース開電圧Vgsに応じた値立なり、発光素子OLE

DはTFT2を通って供給される電流量に応じた輝度で発光し続ける。

さて、TFT2のドレイン/ソース関に流れる電流をIdsとすると、これが OLEDに流れる駆動電流である。TFT2が終和領域で動作するものとすると Idsは以下の式で奏される。

 $Ids = \mu \cdot Cox \cdot W/L/2 (Vgs - Vth)^{t}$

 $= \mu \cdot C \circ x \cdot W/L/2 (Vw - Vth)^{2} 2 \cdots (1)$

ここでCoxは単位面積辺りのゲート容量であり、以下の式で与えられる。

- $Cox = \epsilon \cdot \theta \cdot \epsilon r / d \cdots (2)$
- (1)式及び(2)式中、VthはTFT2の開催を示し、Дはキャリアの移動度を示し、Wはチャネル幅を示し、Lはチャネル長を示し、ε 0は真空の誘電事を示し、 e rはゲート絶縁額の比勝電事を示し、dはゲート絶縁額の厚みを示している。
- (1) 式によれば、顕素へ書き込む電位VwによってIdsを制御でき、結果として発光素子OLBDの輝度を制御できることになる。ここで、TFT2を始和領域で動作させる理由は次の通りである。即ち、総和領域においてはIdsはVgsのみによって制御され、ドレイン/ソース開電圧Vdsには依存しないため、OLBDの特性ばらつきによりVdsが変動しても、所定量の衝動電流IdsをOLBDに接すことができるからである。

anNは走査線駆動回路21に接続される一方、データ線dataはデータ線駆動回路22に接続される。走査線取動回路21によって走査線scanl万至scanNを販売選択しながら、データ線駆動回路22によってデータ線datatからVwによる書き込みを繰り返すことにより、原型回順をを表示することができる。単純マトリクス型の表示装置では、各層家に含まれる発光素子は、選択された瞬間にのみ発光するのに対し、図2に示したアクティブマトリクス型の表示装置では、書き込み終了後も各層素25の発光素子が発光を継続するため、単純マトリクス型に比べ発光素子の駆動電流のレベルを下げられるなどの点で、取り分け大型高格器のディスプレイでは有利となる。

図3は、図2に示した画素25の断面構造を模式的に表している。但し、図示 を容易にするため、OLEDとTFT2のみを表している。OLEDは、透明電 -極10、有機EL層11及び金属電極12を順に重ねたものである。透明電極1 0 は画素毎に分離しておりOLEDのアノードとして機能し、例えばITO等の 透明導電膜からなる。金属電極12は画素間で共通接続されており、OLEDの カソードとして機能する。即ち、金属電極12は所定の電源電位Vddに共通接 統されている。有機EL関11は例えば正孔輸送層と電子輸送層とを重ねた復合 膜となっている。例えば、アノード (正孔注入電極) として機能する透明電極1 0の上に正孔輸送層としてDiamyneを裏着し、その上に電子輸送層として A1q3を蒸着し、更にその上にカソード(電子注入電極)として機能する金属 電板12を成膜する。尚、Alq3は、8-hydroxy quinolin e aluminumを表している。このような精層構造を有するOLEDは一 例に過ぎない。かかる構成を有するOLEDのアノード/カソード間に順方向の **電圧(10V程度)を印施すると、電子や正孔等キャリアの注入が起こり、発光** が観測される。OLEDの動作は、正孔輸送層から注入された正孔と電子輸送層 から注入された電子より形成された瞬起子による発光と考えられる。

一方、TFT2はガラス等からなる基板1の上に形成されたゲート電極2と、

その上面に重ねられたゲート絶縁膜3と、このゲート絶縁膜3を介してゲート電 概2の上方に更ねられた半導体薄膜4とからなる。この半導件薄膜4は均式5名 結晶シリコン薄膜からなる。TFT2はOLBDに供給される電流の造路となる ソースS、チャネルCh及びドレインDを備えている。チャネルChは丁度ゲー ト電振2の直上に位置する。このボトムゲート構造のTFT2は層間絶縁膜5に より被覆されており、その上にはソース電振6及びドレイン電振7が形成されて いる。これらの上には30層間発き膜9を介して前述したOLBDが成膜されて いる。なれ、図3の例ではTFT2のドレインにOLBDのプノードを接続する 為、TFT2としてPチャネル薄膜トランジスタを用いている。

アクティブマトリクス型有機BLディスプレイにおいては、能販素子として一般にガラス基板上に形成されてFT(Thim Film Transistor、 R機トランジスタ)が利用されるが、これは次の理由による。すなわち、有機BLディスプレイは直視型であるという性質上、そのサイズは比較的大型となり、コストや製造型機の制物などから、能助素子の形成のために単結晶シリン基板を用いることは現実的でない。更に、最光素子から光を取り出すために、有機BL層のアノード(胼胝)として、通常は透明等電膜であるITO(Indium Tin Oxide)が使用されるが、ITOは一般に有機BL層が耐えられない高温下で成膜されることが多く、この場合ITOは有機BL層が形成される以前に形成しておく必要がある。後って、製造工程は振わ以下のようになる。

再び図るを参照すると、先ずガラス茎板1上にゲート電極2、ゲート総縁膜3 、アモルファスシリコン (Amorphous Silicon、非晶質シリコン) からなる半導体薄膜4を順次推積・パタニングし、TFT2を形成する。場合によってはアモルファスシリコンをレーザアニール等の熱処理によってポリシリコン (多結品シリコン) 化することもある。その場合一般的に、アモルファスシリコンに比べてキャリア移動度が大きく、電流駆動能力の大きなTFT2を作

ることができる。次に、発光素子OLEDのアノードとなるITO透明電転 I 0 を形成する。続いて、有限EL帽 I 1を堆積し、発光素子OLEDを形成する。 最後に、金属材料(例えばアルミニウム)によって発光素子のカソードとなる金 属電極 I 2を形成する。

この場合、光の取り配しは基版 1 の裏側 (下面側) からなむるので、基版 1 には透明な材料 (過度はガラス) を使用する必要がある。かから事情から、アクティブマトリクス数有機BLディスプレイでは、比較的大型のガラス基板 1 が使用され、銀像素子としてはその上形板することが比較的容易なTP Tが使用されるのが普遍である。最近では光を基版 1 の表側 (上面側) から取り出す試みもある。この場合の脈隙構造を図 4 に示す。図 8 と異なる点は、発光素子OLE Dを金属電紙 1 2 a、不機B L 屋 1 1 及び透明電紙 1 0 a を順に重ね、TFT 2 としてNチャネルトランジスタを用いたことである。

その場合においては、基板1はガラスのように適明である必要はないが、大型の基板上に形成するトランジスタとしては、やはりTFTが利用されるのが一般的である。ところが、TFTの形成に使用されるアモルファスシリコンやポリシリコンは、単結晶シリコンに比べて結晶性が軽く、伝導機構の創御性が悪いために、形成されたTFTは特性のばらつきが大きいことが知られている。特に、比較的大型のガラス基板上にポリシリコンTFTを形成する場合には、ガラス基板の幾変形等の問題を避けるため、遺常、上途したようにレーザアニール法が用いられるが、大きなガラス基板に均一にレーザエネルギーを照射することは難しく、ポリシリコンの結晶化の状態が基板内の場所によってばらつきを生ずることが弾けられない。

この競集、同一基板上に形成した下Fでも、そのVth (関係)が開業によって数百回V、場合によっては1V以上ばらつくことも希ではない。この場合、例外は異なる囲業に対して同じ信号電位VWを書き込んでも、囲業によってVthがばらつく結果、前郷の(1)式に従って、OLEDに激れる電流[dsk]

業毎に大きくばらついて全く所望の値からはずれる結果となり、ディスプレイとして高い順度を期待することはできない。これはVthのみではなく、キャリア移動度 μ等(1) 式の各ペラメータのばらつきについても同様のことが言える。また、上記の各ペラメータのばらつきは、上述のような両書間のばらつきのみならず、製造ロット等、あるいは製品修によってもある程度は変動することが選けられない。このような場合は、OLEDに減すべき所望の電池 I d s に対し、データ線電位 V wをどう設定すべきかについて、製品等に(1) 式の各ペラメータの出来上がりに応じて決定する必要があるが、これはディスプレイの最重工程においては非現実的であるばかりでなく、環境温度によるTPTの特性変動、更に長期間の使用によって生ずるTFT特性の経時変化については対策を講することが係めて難しい。

発明の開示

本発明の目的は、順保内部の総動業子の特性はかっきによらず、安定且つ正線 に囲素の発光素子等に所望の電流を供給できる電速駆動回路、およびそれを用い 、結果として高品位な国際を表示することが可能な表示装置、簡素回路、並びに 発光素子の駆動方法を提供することにある。

上配目的を達成する為に以下の手段を講じた。即ち本発明にかかる要示核量は 、定差線を順次選択する定差線駆動回路と、輝度情報に応じた電流レベルを有す る信号電流を生成して逐次データ線に俱給する電流器を合むデータ線駆動回路と 各定差級及び各データ線の交差部に配されていると共に、駆動電池の供給を受 けて発光する電流駆動型の先光素子を含む複数の囲素とを備えている。特徴事項 として、当該面素は、当該走査線が選択された時当該データ線から信号電流を取 り込む変入部と、取り込んだ信号電流の電流レベルを一旦駆圧レベルに変換して 保持する定換部と、保持された電圧レベルに応じた電流レベルを有する駆動電流 を当該発光素子に演す駆動能とからなる。具は特には、前定を機能は、ゲート、

ソース、ドレイン及びチャネルを備えた変換用絶縁ゲート型電界効果トランジスタと、前配ゲートに接続した容量と全点がおり、前記変換用絶縁ゲート型電界効果トランジスタは、前記受人部によって取り込まれた信号電機を前記チャネルに流して変換された電圧レベルを胸配ゲートに発生させ、前記登長用絶縁ゲート型電界効果トランジスタのドレインとゲートとの側に挿入されたスイッチ用絶縁ゲート型電界効果トランジスタのドレインとゲートとの側に挿入されたスイッチ用絶縁ゲート型電界効果トランジスタは、信号電流の電流レベルを電圧レベルに変換する時に導通し、前記変換用絶縁ゲート型電界効果トランジスタのドレインとゲートを電気的に接続してソースを基準とする電圧レベルをゲートに生ぜしめる一方、前記スイッチ用地縁ゲート型電界効果トランジスタのドレインとゲートを電気的に接続してソースを基準とする電圧レベルをゲートに生ぜしめる一方、前記スイッチ用地縁ゲート型電界効果トランジスタのドレインと参覧記憶量に保持する時に適断され、前記変換用絶縁ゲート型電界効果トランジスタのゲート及びこれに接続した前記を過差をドレインから切り削す。

一実施形態では、前記駆動部は、ゲート、ドレイン、ソース及びチャネルを備 えた駆動用機様ゲート型電界効果トランジスタを含んでいる。この駆動用機様ゲ ート型電界効果トランジスタは、前記容量に保持された電圧レベルをゲートに受 け入れそれに応じた電池レベルを有する駆動電池をチャネルを介して前記売光素 子に波す。前記変換用継様ゲート型電界効果トランジスタのゲートと前記駆動用 総様ゲート型電界効果トランジスタのゲートとが直接に接続されてカレントミラ 一回路を構成し、信号電池の電池レベルと駆動電池の電池レベルとか比例関係と なる様にする。前記駆動用絶様ゲート型電界効果トランジスタは、面素内で対応 する変換用絶様ゲート型電界効果トランジスタの近線に形成されており、前記板 機用絶様ゲート型電界効果トランジスタと同等の顕電圧を有する。前記駆動用総 様ゲート型電界効果トランジスタは飽和領域で動作し、そのゲートに加加された 電圧レベルと関電圧との差に応じた駆動電波を前記巻光条子に施す。

他の実施形態では、前記駆動部は、前記変換部との間で前記変換用絶縁ゲート

型電界効果トランジスタを時分割的に共用している。前記駆動部は、信号電流の 変権を完了した後前記変権用摘録ゲート刑需更効果トランジスタを前記受入部か ら切り離して駆動用とし、保持された電圧レベルを前記変換用絶級ゲート型電界 効果トランジスタのゲートに印加した状態でチャネルを通じ駆動電流を前記発光 素子に流す。前記駆動部は、駆動時以外に前記変換用絶縁ゲート型電界効果トラ ンジスタを介して前記発光素子に流れる不要電流を遮断する制御手段を有する。 前記制御手段は、整流作用を有する二端子型の発光素子の端子間電圧を制御して 不要電流を遮断する。或いは、前記制御手段は、前記変換用絶級ゲート型電果効 果トランジスタと前記発光素子との間に挿入された制御用絶縁ゲート型電界効果 トランジスタからなり、前記制御用絶縁ゲート型電界効果トランジスタは、発光 素子の非駆動時に非導通状態となって前配変換用絶縁ゲート型電界効果トランジ スタと前記発光素子とを切り離し、発光素子の駆動時には導通状態に切り替わる 。加えて前記制御手段は、非駆動時に駆動電流を遮断して前記発光素子を非発光 状態に置く時間と、駆動時に駆動置流を流して前記築光素子を発光状態に耐く時 間との割合を制御して、各画素の輝度を制御可能にする。場合によっては、前配 駆動部は、前記変換用絶縁ゲート型電界効果トランジスタを通って前記発光素子 に流れる駆動電流の電流レベルを安定化するために、前配変換用絶縁ゲート型電 界効果トランジスタのソースを基準にしたドレインの電位を固定化する電位関定 手段を有する。

本発明の発展形では、前記受人様、前記受無波及び前記駆動部は複数の絶縁ゲ ト 予選電界効果トランジスタを組み合わせた電池回路や構成し、1 つまたは2 つ 以上の絶縁ゲート翌電界効果トランジスタは電流回路中の電流リークを抑制する ためにダブルゲート構造を有する。又、前記駆動部は、ゲート、ドレイン及びソ スを個えた絶縁ゲート型電界効果トランジスタを含み、ゲートに印加された電 圧レベルに応じてドレインとソースの間を過る駆動電液を削退発光素子に流し、 前記発光素子は、アノード及びカンードを有する二端子型であり、カソードがド

レインに接続している。或いは、前記駆動部は、ゲート、ドレイン及びソースを 備えた絶縁ゲート型電界効果トランジスタを含み、ゲートに印加された電圧レベ ルに応じてドレインとソースの間を通る駆動電流を前記発光素子に流し、前記発 光索子は、アノード及びカソードを有する二鑵子型であり、アノードがソースに 接続している。又、前記変換部によって保持された電圧レベルを下方調整して前 記駆動部に供給する調整手段を含んでおり、各画素の程度の黒レベルを引き締め る。この場合、前記駆動部は、ゲート、ドレイン及びソースを有する絶縁ゲート 型電界効果トランジスタを含んでおり、前記調整手段は、前記絶縁ゲート型電界 効果トランジスタのゲートとソース間の電圧を底上げしてゲートに印加される電 圧レベルを下方調整する。或いは、前記駆動部は、ゲート、ドレイン及びソース を有する絶縁ゲート型電界効果トランジスタを含んでおり、前記変換部は前記薄 随トランジスタのゲートに接続され且つ前記電圧レベルを保持する容量を備えて おり、前記調整手段は、前記容量に接続した追加容量からなり、前記容量に保持 された前記絶縁ゲート類電界効果トランジスタのゲートに印加されるべき電圧レ ベルを下方調整する。或いは、前記駆動部は、ゲート、ドレイン及びソースを有 する絶縁ゲート型電児効果トランジスタを含んでおり、前記変換部は一幅が前記 絶縁ゲート型電界効果トランジスタのゲートに接続され且つ前記電圧レベルを保 持する容量を備えており、前記調整手段は、前記変換部によって変換された前記 電圧レベルを前記容量に保持する時前記容量の他端の電位を調整して、前記絶縁 ゲート型電界効果トランジスタのゲートに印加されるべき電圧レベルを下方調整 する。なお、前記為光素子は例えば有機エレクトロルミネッセンス素子を用いる

本思列の阿素回路は次の特徴を有する。 第一に、 画素への輝度情報の書き込み は、 輝度に応じた大ききの個号電池をデータ線に施すことによって行われ、その 電波は画素内部の変換用地線ゲート型電界効果トランジスタのソース・ドレイン 画を維れ、結果その電流レベルに応じたゲート・ソース需要圧を生する。 第二に

、上記で生したゲート・ツース間電圧、またはゲート電位は、画案内部に形成された。もしくは寄生的に存在する容量の作用によって保持され、書き込み終了後も所定の期間、概ねそのレベルを保つ。第三に、OLEDに並れる電流は、それと直列に被禁された駆動用参照が一ト型電界効果トランジスタ自身、もしくはそれとは別に囲素内部に設けられ前記変換用参級ゲート型電界効果トランジスタによって射御され、OLED電動の際のゲート・ソース間電圧が、第一の特徴によって生じた変換用総線ゲート型電界効果トランジスタのゲート・ソース間電圧に振ね等しい。第四に、書き込み時には、第1の定金線によって制卸される取込用総線ゲート型電界効果トランジスタのゲート・ドレイン間が収出され、第2の度金線によって割卸されるスイッケ用参線ゲート型電界効果トランジスタのゲート・ドレイン間が収集され、第2の度金線によって割卸されるスイッケ用参線ゲート型電界効果トランジスタによって前記変換用を線ゲート型電界効果トランジスタのゲート・ドレイン間が収集される。以上まとめると、従来例においては環境情報が電圧値の形で与えられたのに対し、本発明の表示機度においては電流値の形で与えられること、従来例においては電流値の形で与えられること、即ち電流書き込み型であることが幸しい特徴である。

本発明は、既に述べたように下FTの物性はらつきによらず、正確に所愛の電 漆をOLE Dに減すことを目的とするが、上記事ーないし雰囲の特徴によって、 本目的が達成できる理由を以下に説明する。なお、以下変換用能線ゲート型電界 効果トランジスタをTFT1、駆動用能線ゲート型電界効果トランジスタをTF T2、取込用能線ゲート型電界効果トランジスタをTFT3、スイッチ用絶線ゲート型電界効果トランジスタをTFT4と記す。但し未発明はTFT (薄膜トランジスタ) に限られるものではなく、単結品シリコン落板でSOI落板に形成される単結品シリコントランジスタなど広く機能ゲート型電界効果トランジスタを 能動素子として採用可能である。さて、輝度情報の書き込み時、TFT1に流す 信号電流をIw、その結果TFT1に生ずるゲート・ツース間電圧をVgsとする。書き込み時はTFT4によってTFT1のゲート・ドレイン間が原始的され

 $I w = \mu I \cdot CoxI \cdot WI/LI/2 (Vgs - VthI)^1 \cdots (3)$ ここで各ペラメータの意味は前記 (1) 式の場合に準づる。次に、OLEDに流れる電流をIdrvとすると、Idrvは、OLEDと直列に接続されるTFT 2によって電流レベルが翻ざされる。本発明では、そのゲート・ソース間電圧が (3) 式のVgsに一致するので、TFT 2が総和領域で動作すると仮定されば、以下の表が成り立つ。

 $I dr v = \mu 2 \cdot Cox 2 \cdot W2/L2/2 (Vgs-Vth 2)^{2}$

... (4)

査パラメータの意味は前配(1)式の場合に準ずる。なお、絶線ゲート電界効果型の薄膜トランジスタが鉱和領域で動作するための条件は、Vdsをドレイン・ソース間電圧として、一般に以下の式で与えられる。

|Vds|>|Vgs-Vth| ... (5)

ここで、TFT1とTFT2とは、小さな耐害内部に近接して形成されるため、事実上 μ 1= μ 2, Cox1=Cox2, Vth1=Vth2と考えられる。すると、このとき(3)式及び(4)式から容易に以下の式が導かれる。

Idrv/Iw = (W2/L2)/(W1/L1) ... (8)

こで注意すべき点は、(3) 式及び(4) 式において、μ、Cox, Vth の値自体は、両条紙、製品等、あるいは製造ロット毎にばらつくのが普通であるが、(6) 式はこれらのパラメータを含まないので、Id t v/I wの値はこれらのばらつきに依存しないということである。例えばW1=W2, L1=L2と設計すれば、Idrv/Iw=1、すなわち IwとIdrvが同一の値となる。すなわち ΓFTの特性ばらつきによらず、OLEDに流れる影動電流Idrvは、正確に信号電流 Wと同一となるので、熱果としてOLEDの発光頻度を正確に頻節できる。上記は一例であるが、以下に実施例を挙げて説明するように、W

1, W2, L1, L2の数定如何によってIWとIdrvの比は自由に決められるし、あるいはTFT1とTFT2とを同一のTFTで兼用することも可能である。

このように、本発明によれば、TPTの特性はらつきによらず、正確な電流を OLEDに流すことができるが、更に(6) 気によれば、IwとIdrvとが単 純な比例関係にあることも大きな利金である。すなわち、図Iの従来例において は、(1) 式に示したように、VwとIdrvとがTPTの特性に依存して非維 型であり、駆動側の電圧制御が理様にならざるを得ない。また、(1) 式に示した たTPTの特性のうち、キャリア移動度単は、温度によって変動することが知ら れている。この場合、従来例では(1) 式に従って、Idrvが、ひいてはOL EDの発光解度が変化してしまうが、本発明によればそのような心配もなく、安 定して(8) 式で与えられるIdrvの値をOLEDに供給できる。

(4) 式おいては、TFT2が飽和領域で動作すると仮定したが、本発明はT FT2がリニア領域で動作する場合についても有効である。すなわち、TFT2 がリニア領域で動作する場合は、1drwは以下の式で与えられる。

I drv=\(\mu 2 \cdot Cox 2 \cdot W2/L2 * \{(Vgs-Vth 2) Vds 2-Vds 2 \cdot Vds 2 \cdot Z) \cdot W 2 \cdot Z \cdot

 $I dr v = \mu 2 \cdot Cox 2 \cdot W2/L2 * \{(2 Iw \cdot L1/\mu 1 \cdot Cox 1 \cdot W1)^{1/2} Vds 2 - Vds 2^{2}/2\} \cdots (8)$

この場合、Iw E I d r v の関係は、(6) 式のような単純な比例関係にはならないが、(8) 式には<math>V thが含まれていないことから、V thのばらつき(画面内のばらつきや製造ロット等のばらつき)によってIw E I d r v の関係が

左右されることは無いことがわかる。すなわち、Vthのばらつきによらず、所 定のIwを書き込むことによって、所望のIdrvを得ることができる。ただし 、μΦCOxが個面内ではらつくような場合は、それらの値によって、特定のI wモデータ線に与えた場合でも、(8)式から決まるIdrvの値はばらつくこ とになるので、TFT2は前述のように終れ環境で動作する方が望ましい。

またTFT3とTFT4を割々の走査線によって制御し、書き込み株了時には TFT3に先だってTFT4をの ff 状態とすることがより望ましい。本発明に 係る調業同路においては、TFT3とTFT4は、同一毒電タイプである必要は なく、TFT3とTFF4とは同一または異なる導電タイプであり、それぞれの ゲートを別々の走査線によって制御し、書き込み終了時にはTFT3に先だって TFT4がの ff 状態とするように機能することが容ましい。

また、TFT3、TFT4をそれぞれ別の走査線によって制御する場合は、書 き込み終了後、走査線の操作によってTFT4をon状態とし、走査線単位で囲 業を消灯することができる。これは、TFT1のゲート・ドレイン、及びTFT 2のゲートが接続されるため、TFT2のゲート電圧はTFT1のしきい値(こ れはTFT2のしきい値にほぼ等しい)となり、TFT1、TFT2共にoff 状態となるからである。

このように、消灯信号のタイミングを変えることによって、表示装置の輝度を 簡便自在に変化させることが可能である。R. G. Bの色毎に第2の定査線を分 け、別々に制御すれば色パランス開整も簡便に行うことができる。

更に、同じ時間平均輝度を得たい場合、発光期間の割合(duty)を減らす ことによって発光素子OLEDの取動電液を大きくできる。

図面の簡単な説明

図1は、従来の画素回路の例を示す回路図である。 図2は、従来の表示装置の構成例を示すプロック図である。

図3は、従来の表示装置の構成例を示す断面図である。

図4は、従来の表示装置の他の構成例を示す断面図である。

図5は、本発明にかかる画素回路の実施形態を示す回路図である。

図6は、図5の実施形態における各信号の波形の例を示す波形図である。

図7は、図5の実施形態にかかる画案回路を使用した表示装置の構成例を示す ブロック図である。

図8は、図5の実施形態の変形例を示す回路図である。

図 9 は、本発明にかかる画素回路の他の実施形態を示す回路図である。

図10は、図9の実施形態における各信号の波形の例を示す波形図である。

図11は、図9の実施形態の変形例を示す回路図である。

図12は、図9の実施形態の変形例を示す回路図である。

図13は、図9の実施形態の変形例を示す回路図である。

図14は、図9の実施形態の変形例を示す回路図である。

図15は、本発明にかかる画素回路の別の実施形態を示す回路図である。

図16は、図15の実施形態の変形例を示す回路図である。

図17は、図15の実施形態の変形例を示す回路図である。

図18は、本発明にかかる画楽回路の他の実施形態を示す回路図である。

図19は、図18の実施形態の変形例を示す回路図である。

図20は、図19の回路における走査線単位で画素の消灯を行う場合を説明す るための図である。

図21は、図19の実施形態の変形例を示す回路図である。

図22は、図19の実施形態の変形例を示す回路図である。

図23は、図22の回路及び従来回路の変換用トランジスタを流れる電流特性 を示す図である。

図24は、図19の実施形態の変形例を示す回路図である。

図25は、図23の回路及び従来回路のデータ線電位を示す図である。

図26は、本発明にかかる画素回路の他の実施形態を示す回路図である。 図27は、本発明にかかる画素回路の他の家舗形態を示す回路図である。

発明を実施するための最良の形態

以下、本発明の実施の形態を添付図面を参照して説明する。

図5は本処明による理解国路の例である。この回路は、信号電流が流れる変換用トランジスタTFT1、有機BL集子等からなる発光素子に流れる駆動配流を割削する駆動用トランジスタTFT2の他、第1の走査線scanAの制御によって調素回路とデータ線dataとを接続もしくは運動する取込用トランジスタTFT3、第2の定査線scanBの制御によって書き込み開申にTFT1のゲート・ドレインを短結するスイッチ用トランジスタTFT4、TFT1のゲート・ソース開電圧を、書き込み終了後も保持するための容量C、及び発光素子OLBDから成る。図5でTFT3はPMOS、その他のトランジスタはNMOSで構成しているが、これは一例であって、必ずしもこの通りである必要はない。容量Cは、その一力の増子をTFT1のゲートに接続され、他方の備子はGND(接触電化)に接触されているが、GNDに限らず任意の一定電位でも良い。OLBDのアノード(掲載)は正の電源電位Vdに接続されている。

基本的に、本発明にかかる表示装度は、走査線 c a n A 及び c a n B を順 次選択する定意機能動師時と、解後情報に応じれ電流レベルを有する信号電流 1 ※生成して逐次データ線 d a t a に供給する電波圏C S を含むデータ線取動的 路と、各定差線 c a n A , s c a n B 及び各データ線 d a t a の交差前に配さ れていると共に、駆動電流の供給を受けて発光する電流駆動型の発光素子O L B D を含む複数の顕素とを備えている。特徴事項として、図5 に示した当該顕素は 、当該企業線 s c a n A が選択された時当該データ線 d a t a から信号電流 1 w を取り込む受人部と、取り込んだ信号電流 1 wの電流レベルを一旦電圧レベルに 変換して保持する受熱部と、保持された電圧レベルに応じた電流レベルを有りる

駆動電流を当該発光素子OLEDに該す駆動部とからなる。具体的には、前記変 接部は、ゲート、ソース、ドレイン及びチャネルを個えた変換用薄膜トランジス タ下FT1と、そのゲートに接続した容量Cと含んでいる。変換用薄膜トランジス ジスタ下FT1は、前記受入部によって取り込まれた信号電流1 Wを前記チャネ ルに流して変換された電圧レベルを前記ゲートに発生させ、容量Cは前記ゲート に生した電圧レベルを保持する。更に前記変換部は、変換用薄膜トランジスタ下 FT1のドレインとゲートとの間に挿入されたスイッチ用薄膜トランジスタ下 T 4を含んでいる。スイッチ用薄膜トランジスタ下FT 4 なぐんを電圧レベルに変換する時に導通し、変換用薄膜トランジスタTFT 1 のドレインとゲートを電気的に接続してソースを基準とする電圧レベルを下FT 1のゲートに生ぜしめる。又、スイッチ用薄膜トランジスタ下FT 1は、電圧レベルを発生でに保持する時に遮断され、変換用薄膜トランジスタ下FT 1のゲートに生ぜしめる。又、スイッチ用薄膜トランジスタ下FT 1 は、電圧レベルを容量Cに保持する時に遮断され、変換用薄除トランジスタ下FT 1 のゲートに生ぜしめる。又、スイッチ用薄膜トランジスタ下FT 1 のゲート反びこれに接続した容量Cを下FT 1 のドレインから切り離す。

更に、前記駆動部は、ゲート、ドレイン、ソース及びチャネルを備えた駆動用 掲護トランジスタTFT2を含んでいる。駆動用薄菓トランジスタTFT2は、 容量に保持された電圧レベルをゲートに受け入れそれに応じた電流レベルを有 さる駆動電流をチャネルを介して発光業子OLEDに減す。変換用薄菓トランジ スタTFT1のゲートと駆動用薄菓トランジスタTFT2のゲートとが直接に接 続されてカレントミラー回路を構成し、信号電流1wの電流レベルと駆動電流の 電流レベルとが比例関係となる様にした。駆動用薄菓トランジスタTFT1とは、 顕素内で対応する変換用薄菓トランジスタTFT1の活物に形成されており、変 検用薄菓トランジスタTFT1と同等の間電圧を有する。駆動用薄菓トランジス タTFT2は総和環境で新作し、そのゲートに印加された電圧レベルと関電圧と の差に応じた環動電池を発光業子OLEDに誰す。

本商素回路の駆動方法は次の通りであり、駆動波形を図6に示す。先ず、書き 込み時には第1の走査線scanA、第2の走査線scanBを選択状態とする

。図5の例では、第1の走査線scanAを低レベル、第2の走査線scanB を高レベルとしている。両走査線が選択された状態でデータ線dataに電流源 CSを接続することにより、TFTIに賃貸情報に応じた信号電流IWが流れる 。電流源CSは短度情報に応じて制御される可変電流源である。このとき、TF T1のゲート・ドレイン間はTFT4によって電気的に領絡されているので(5)) 式が成立し、TFT1は飽和領域で動作する。従って、そのゲート・ソース間 には(3)式で与えられる電圧Vgsが生ずる。次に、第1の走査線scanA , 第2の走査線scanBを非選択状態とする。詳しくは、まず第2の走査線s can Bを低レベルとしてTFT 4 をoff 状態とする。これによってV g s が 容量Cによって保持される。次に第1の走査練scanAを高レベルとしてof f 状態とすることにより、画素回路とデータ線 d a t a とが電気的に遮断される ので、その後はデータ線dataを介して別の画素への書き込みを行うことがで きる。ここで、電流源CSが信号電池の電池レベルとして出力するデータは、第 2 の走査線 s c a n B が非選択となる時点では有効である必要があるが、その後 は任意のレベル (例えば次の画書の書き込みデータ) とされて良い。TFT2は TFT1とゲート及びソースが共通接続されており、かつ共に小さな画素内部に 近接して形成されているので、TFT2が飽和循域で動作していれば、TFT2 を流れる電流は(4)式で与えられ、これがすなわち発光素子〇LEDに流れる 駆動電流 I d r v となる。TFT2を飽和領域で動作させるには、発光素子OL EDでの電圧降下を考慮してもなお (5) 式が成立するよう、十分な正電位をV d dに与えれば良い。

上記の駆動によれば、発光素子OLEDに流れる電流 I d r v は先の (6) 式 I d r v = (W2/L2) / (W1/L1) · I w

で与えられ、TFTの特性ばらつきによらず、正確にIWに比例した値となる。 比例定数である(W2/L2)/(W1/L1)については、路鏡の事情を考慮 して適当な値に定めることができる。例えば、一画素の発光素子OLEDに流す

べき電流値か比較的小さな値、例えば10nAであるとした場合、現実問題として、信号電流 Iwとしてはこのような小さな電流値を正確に供給することは難しいことがある。このような場合は、例えば(W2/L2)/(W1/L1)=1/10となるように設計すれば、(6)式からIwとしては1μAとなり、電流者等以み場所が容易になる。

上配例では、TFT2が飽和領域で動作すると仮定したが、前述した様にリニ で領域で動作する場合についても未実明は有効である。すなわち、TFT2がリ ニア領域で動作する場合は、発光素子OLEDに進れる電流Idrvは前記(8)) 式

I drv=μ2·Cox2·W2/L2* { (2 Iw·L1/μ1·Cox1 ·W1) ^{1/2} Vds2-Vds2²/2}

で与えられる。上式において、Vds2は発光素子OLBDの電液一電圧特性と 発光素子OLBDを被れる電液Idrvによって決まる。Vddの電位と発光素 子OLBDの特性が与えられればIdrvのみの関数ということである。この場合、IwとIdrvの関係は、(8)式のような単純な比例関係にはならないが、、Iwが与えられれば、(8)式を満たすIdrvが、OLEDを洗れる彫動電流になる。(8)式にはVthが含まれていないことから、Vthのはらつき(
瞬面内の囲素等のはらつきや軽速ロット毎のはらつき)によってIwEIdrvの関係が左右されることはないことがわかる。すなわち、Vthのはらつきによらず、所定のIwを着き込むことによって、所望のIdrvを得ることができる。このように、TFT2をリニア領域で動作させる場合は、総和領域の場合に比べてTFT2のドレイン・ソース関電圧がかさくて済むため、低消費電力化が可能である。

図7は、図5の画素回路をマトリクス状に並べて構成した表示装置の例である。その動作を以下に説明する。先ず、垂直スタートパルス (VSP) がシフトレ ジスタを含む走査練駆動回路A21と同じくシフトレジスタを含む走査練駆動回路A21と同じくシフトレ

路B23に入力される。走査線取動回路A21, 走査線取動回路B23はVSP を受けた後、垂直クロック (VCKA、VCKB) に同原見してもれぞれ事1の走 査線scanA1~scanAN、第2の走査線scanB1~scanBNを 順次選択する。各データ線dataに対応して電送線CSがデータ線取動回路2 2内に設けられており、輝度情報に応じた電流レベルでデータ線を駆動する。 流源CSは、図示の電圧/電池変換回路からなり、輝度情報を表す電圧に応じて 信号電流を出力する。信号電流は選択された走査線上の調素に流れ、走査線単位 で電流書き込みが行われる。各個家はその電池レベルに応じた效度で発光を開始 する。ただし、VCKAは、VCKBに対し、選延回路24によってわずかに選 証されている。これにより、図6に示したように、第20走査線scanBが第 1の建設線scanAに先立って非選択となる。

図8は図5の囲素回路の変影例である。この回路は、図5におけるTFT2を、TFT2 aとTFT2を2の2つのトランジスタを査済に接続したダブルゲート 構成とし、また図5におけるTFT4を、TFT4 aとTFT4 bの2つのトランジスタを査済に接続したダブルゲート 構成とし、また図5におけるTFT4を、TFT4 aとTFT4 bの2つのトランジスタを査済に接続したゲブルゲート構成にしたものである。TFT2 aとTFT2 b及びTFT4 aとTFT4 bはそれぞれゲートを共通接続されているので、基本的には単一のトランジスタと同様の動作をし、その結果図8の囲素回路 も図5の画素回路と同様の動作をする。ところで、単一のトランジスタ、特にTFTでは、何らかの欠陥等によってオフ時のリーク電流が大きくなる場合がある。このため、リーク電流を得またい場合には複数のトランジスタを直済に接続する冗長構成を採用することが写ましい。こうすれば、いずれか一方のトランジスタにリークがあっても、他方のトランジスタのリークが小さければ、全体としてのリークが持るられるか少ないことによって、頻度ゼロ「電波ゼロ」の場合に表示の届しべんの品位が良くなるというメリットを生ずる。またTFT4 aとTFT4 bのような構成をそとれば、発量にご書き込まれた頻度情報を安定に保持でき

るというメリットを生する。これらについては、同様に3つ以上のトランプスタ を直列に構成することも可能である。以上のように本変形例では、前記受人部、 前記変換部及び前記順船部は複数の薄膜トランプスタ下FTを組み合わせた電流 回路を構成し、1つまたは2つ以上の薄膜トランプスタ(TFFT)は電流回路中 の電流リークを抑制するためにダブルゲート機会を有する。

図9は本発明にかかる画素回路の他の実施例である。この回路は、信号電流 [wが流れるトランジスタTFT1自身が、発光素子OLEDに流れる電流ldr vを制御することが特徴である。前述の図5に示した両套回路では、TFT1と TFT2の特性(Vthやμなど)が互いにわずかに異なっている場合、正確に は(6) 式が成立せず、 I w と I d r v が正確には比例しない可能性があるが、 図9の囲素回路ではこのような問題が原理的に生じない。図9の画素回路は、T FT1の他、第1の走査線scanAの制御によって画素回路とデータ線dat aとを接続もしくは遮断するトランジスタTFT3、第2の走査線scanBの 制御によって書き込み期間中にTFT1のゲート・ドレインを何終するトランジ スタTFT4、TFT1のゲート・ソース間電圧を書き込み終了後も保持するた めの容量で、及び有機下し素子からなる発光素子のし下りを備えている。保持容 量Cは、その一方の端子がTFT1のゲートに接続され、他方の端子はGND(接地電位)に接続されているが、GNDに際らず任意の一定電位でも良い。発光 素子OLEDのアノード(陽極)は、走査線単位で配設されたアノード線Aに接 統されている。TFT3はPMOS、その他のトランジスタはNMOSで構成し ているが、これは一例であって、必ずしもこの通りである必要はない。

以上のように木実施形態では、画素回路の駆動部は、変換部との間で変換用落 膜トランプスタTFT1 を特分制的に共用している。即ち、駆動部は、信号電流 I wの変換を完了した後変換用溶膜トランプスタTFT1 を受入部から切り離し で駆動用とし、保持された電圧レベルを変換用薄膜トランプスタTFT1のゲー トに仰加した状態でチャネルを通し駆動電波を変先素子OLEDに流す。又、駆

粉部は、駅舶時以外に変換用薄膜トランジスタTPTIを介して発光素子OLE Dに流れる不要電波を運動する制御手段を有する。本例の場合、制御手段は、整 流作用を有する二場子型の発光素子OLEDの場子間電圧をアノード線Aにより 舗御して不等電泳を運動する。

この回路の駆動方法は次の通りであり、駆動波形を図10に示す。先ず、書き 込み時には第1の走査線scanA、第2の走査線scanBを選択状態とする 。図10の例では、第1の走査線scanAを低レベル、第2の走査線scan Bを高レベルとしている。ここでデータ線dataに電流値 lwの電流源CSを 接続するが、IWが発光素子OLEDを介して流れるのを防ぐために、発光素子 OLEDのアノード線Aは発光素子OLEDがoff状態となるように低レベル (例えばGNDないし負電位)としておく。これにより、TFT1に信号電流 [wが流れる。このとき、TFT1のゲート・ドレイン間はTFT4によって電気 的に短絡されているので (5) 式が成立し、TFT1 は飽和領域で動作する。従 って、そのゲート・ソース間には(3)式で与えられる電圧Vggが生する。次 に第1の走査線scanA、第2の走査線scanBを非選択状態とする。難し くは、まず第2の走査線scanBを低レベルとしてTFT4をoff状態とす る。これによってTFT1生じたVgsが容量Cに保持される。次に第1の走査 線scan Aを高レベルとしてTFT3をoff状態とすることにより、両素同 路とデータ線dataとが電気的に遮断されるので、その後はデータ線data を介して別の画書への書き込みを行うことができる。ここで、電流源CSが信号 電流 I Wとして供給するデータは、第2の赤杏線scan Bが非選択となる時占 では有効である必要があるが、その後は任意の値(例えば次の両妻の書き込みデ ータ)とされて良い。続いて、アノード線Aを高レベルとする。TFT1のVg sは容量Cによって保持されているので、TFT1が飽和領域で動作していれば 、TFT1を流れる電流は(3)式の1wに一致し、これが即ち、発光素子OL EDに流れる駆動電流 Idrvとなる。つまり信号電流 Iwが発光素子OLED

の駆動電池 I drv と一数する。 TFT 1 を動物領域で動作させるには、発光素 子OLEDでの電圧降下を考慮しても両(5) 式が成立するよう、十分な正電位 をアノード線Aに与えれば良い。上記の駆動によれば、発光素子OLEDに流れ る電底 I drv は、 TFTの特性はらつきによらず、正確に I wに一数する。

図11は、図9に示した削素回路の変形例である。図11では、図9のような アノード線はなく、発光素子OLEDのアノードは一定の正電位Vddに接続されている一方、TFT1のドレインと発光素子OLEDのカソード (機能) との 間にアチャネルトランジスタTFT5が挿入されている。TFT5のゲートは、 走査線単位で配設された駅筋線は「vで制御される。TFT5を挿入する目的は 、デーク書き込み時に駆動線は「vで新ルベルとしてTFT5をの「け状態とし 信号電流」Wが発光素子OLEDを介して流れるのを防止することである。書 き込みが終了した後、drvを低レベルとしてTFT5をの「状態とし、発光素 子OLEDに駆動電池」drvを施す。これ以外の動作は図9の回路と同様であ る。

本例は発光素子OLEDと直列に接続されたTFT5を含み、TFT5に与え も制御信号に応じて発光素子OLEDに流れる電液を遮断することが可能である 。制御信号は、定査線scanと平行に設けく駆動線はTvを介して同一定査線 上の各画素に含まれるTFT5のゲートに与えられる。本例では、発光素子OL EDとTFT1との間にTFT5が挿入されており、TFT5のゲート電位の制 御によって、発光素子OLEDに接れる電液をオン/オフすることができる。本 例によれば、各両素が発光するのは発光制御信号によってTFT5がオンしてい ち時間分である。そのオン時間をすとし、一フレームの時間をTとすると、画素 が発光している時間分割合即5デューティは概ねェ/Tとなる。発光素子の時間 平均輝度はこのデューティに比例して変化する。従って、TFT5を制削してオ ン時間でを変更することにより、ELディスプレイの画面輝度を簡便且つ幅はい 範囲で可変調整することもできる。

以上のように本例では、制御手段が変換用薄膜トランジスタTFT1と発光素 子OLEDとの間に振入された制御用薬職トランジスタTFT5からなる。制御 用液臓トランジスタTFT5は、拳光査子OLEDの非豚動時に非導通状態とな って変換用遺跡トランジスタTFT1と発光表子OLEDとを切り離し、取動時 には漢诵状態に切り替わる。更に、この制御手段は、非駆動時に駆動電流を遮断 して業光素子OI.EDを非発光状態に置くオフ時間と、駆動時に駆動器液を流し て発光素子OLEDを発光状態に置くオン時間の割合を制御して、各両素の護度 を制御可能である。本側によれば、 夷示装置は赤春線単位で鐶度情報を各画家に 書き込んだ後、次の走査線サイクル(フレーム)の輝度情報が新たに書き込まれ る以前に、走査線単位で各面素に含まれる発光素子を一括して治灯できる。これ によれば、緩度情報の書き込み後秦光素子の点打から消打するまでの時間を額飾 できることになる。即ち、一手春サイクルにおける楽光時間の割会(デューティ) を調節できることになる。森光時間 (デューティ) の類節は等価的に各発光素 子に供給する駆動電流を調節することに担当する。よって、デューティを開節す ることにより簡便且つ自存に表示領障を調整することが可能である。更に重要な 点は、デューティを適切に設定することで、等価的に駆動電流を大きくすること ができる。例えば、デューティを1/10にすると、駆動電流を10倍にしても 同等の輝度が得られる。駆動置液を10倍にすればこれに対応する信具置流も1 0倍に出来る為、微弱な電流レベルを扱わなくて良い。

図12は、図9に示した耐素回路の別の変形例である。図12では、TFT1 のドレインと発光素子OLEDのカソードとの側にTFTでが増入され、TFT 6のゲート・ドレイン間にはTFT7が接続され、そのゲートは第2の走金線s canBによって制御されている。TFT7のソースとGND電位との間には補助容量C2が接続されている。この回路の服動方法は図9の画素回路の場合と基本のに同様であるが、以下に説明する。尚、駆動波形は図10の場合と同様である。先ず、書き込み時には、走金線単位で配置されてソード線Aを低いベル(

例えば尽いないし負徴と)としてOLEDに電差が強れないようにした状態で 第1の走差線scanA、第2の走金線scanBを選択状態とすると、信号電 施1WがTFT1及びTFT8を施れる。両TFT共、ゲート・ソース開がそれ それTFT4及びTFT7によって短続されているので、鉛和偏端で動作する。 次に第1の走差線scanA、第2の走差線scanBを非選択状態とする。こ れによって先にTFT1及びTFT8に生じたVgsが容量C及び補助容量C2 によってそれぞれ保持される。次に第1の走差線scanAをのf1状態とする ことにより、画案回路とデータ線dataとが電気的に遮断されるので、その彼 はデータ線dataを介して別の囲業への書き込みを行うことができる。続いて アノード編名を高レベルとする。TFT1のVgsは容量Cによって保持されているので、TFT1が起和領域を動作していれば、TFT1を進れる電池は(3)式の「Wに一致し、これがすなわち発光素子OLEDの駆動電流1drvと一数する なっ、つまり、信号電流 「Wが発光素子OLEDの駆動電流1drvと一数する

ここで、下FT8の作用について説明する。図9の画素四郎においては、前途 したように、信号電流 Iwと発光素子OLBDの駆動電池は共に下FT1によって決まるので、(3) 式、(4) 式より Iw= Id r v であった。ただし、これ はTFT1を流れる電流1dsが、 総和領域において(1) 式で与えられる場合 、すなわち1dsがドレイン・ソース開電圧Vdsに依存しないとした場合であ る。しかるに現実のトランジスクでは、Vgsが一定であっても、Vdsが大き い程1dsが大きくなる場合がある。これは、Vdsが大きくなることによって ドレイン近傍のピンチオフ点がソース個へ移動し、実効的なチャネル度が減少す る。いかゆるショートチャネル効果や、ドレインの電位がチャネル度に影響を 与えてチャネルの導電率が変化する、いわゆるパックゲート効果などのためであ る。この場合、トランジスタを施れる電流1dsは、例えば以下の式のようにな る。

$$\begin{split} &\text{Id} \, \mathbf{s} = \boldsymbol{\mu} \cdot \text{Cox} \cdot \mathbb{W} / \mathbb{L} / 2 \, \left(\text{Vgs} - \text{Vth} \right)^{\, 2} \, * \, \left(1 + \lambda \cdot \text{Vds} \right) \\ & \cdots \quad (9) \end{split}$$

従って、IdsはVdsに依存することになる。ここで、 λ は正の定數である。この場合、Ø9の回路では、書き込み時と駆動時とでVdsが同一でなければ、IwとIdrvとは一致しない。

これに対し、図12の回路の動作を考える。図12のTPT6の動作に注目す ると、そのドレイン電位は書き込み時と駆動時とで一般に同一ではない。例えば 駆動時のドレイン電位の方が高い場合。TFT6のVdsも大きくなり、これを (9) 式に当てはめれば、書き込み時と駆動時とでVgsが一定であっても、I dsは駆動時の方が増加する。言い換えれば「WよりIdrvが大きくなって両 者は一致しない。ところが、IdrvはTFT1を流れるので、その場合TFT 1での電圧降下が大きくなり、そのドレイン電位(TFT6のソース電位)が上 昇する。この結果TFT6のVgsは小さくなり、これはIdrvを小さくする 方向に作用する。結果として、TFT1のドレイン電位(TFT6のソース電位) は大きく変動することができず、TFT1に注目すれば、書き込み時と駅動時 とで「dsが大きくは変わらないことがわかる。すなわち、「wと「drvとが かなり精度よく一致することになる。この動作をより良く行わせるためには、T FT1, TFT6共にVdsに対するIdsの依存性を小さくするのが良いので 、両トランジスタを飽和領域で動作させることが望ましい。書き込み時にはTP T1, TFT 6共にゲート・ドレイン間が短絡されているので、書き込まれる標 度データによらず、必然的に両者共飽和領域で動作する。駆動時にも飽和領域で 動作させるには、発光素子OLEDでの電圧降下を考慮しても尚TPT6が執和 領域で動作するよう、アノード線Aに十分な正常位を与えれば良い。この駆動に よれば、発光素子OLEDに流れる電流Idrvは、TFTの特性ばらつきによ らず、図9の実施例より正確に「Wに一致する。以上のように太例の駆動部は、 変換用薄膜トランジスタTFT1を通って発光素子OLEDに流れる駆動電流の

電流レベルを安定化するために、変換用薄膜トランジスタTFT1のソースを基 単にしたドレインの電位を固定化する電位固定手段として、TFT8, TFT7 及びC2を有する。

図13は本発明にかかる画素回路の別の実施何である。この画素回路は、図9 、図11、図12の回路と同様、信号電流 I wが接れるトランプスタTFT1自分か、 別13では恐光素
そOLBDがTFT1のプース側に接続されていることが特徴である。即ち、本画素回路の駆動部は、ゲート、ドレイン及びツースを備えた護験トランジスタTFT1を含み、ゲートに印加された鬼圧レベルに応じてドレインとソースの間を通る駆動電流を発光素子OLBDに施す。発光素子OLBDは、アノード及びカソードを有する二端子型であり、アノードがソースに接続している。これに対し、図9に示した画素回路の駆動部は、ゲート、ドレイン及びソースを備えた薄膜トランジスタを含み、ゲートに印加された鬼圧レベルに応じてドレインとソースの間を通る駆動電流を発光素子に流す一方、発光素子は、アノード及びカソードを有する二端を発光素子に流す一方、発光素子は、アノード及びカソードを有する二端子型であり、カソードがドレインに接続している。

本例の開業回路は、TFT1の他、第1の走差線scanAの制御によって圏 無国路とデータ線dataとを接続もしくは運転するトランジスタTFT3、第 2の走差線scanBの制御によって書き込み期間中にTFT1のゲート・ドレ インを短終するトランジスタTFT4、TFT1のゲート電位を、書き込み終了 後も保持するための各乗し、TFT1のドレインと電源電位Vddとの間に挿入 されたPチャネルトランジスタTFT5、及び発光素子OLEDから成る。図1 3では、容量Cの一方の端子がGNDに接続されており書き込み時と駆動時とで TFT1のVgsを概が同じ値に保持する。隣、TFT5のゲートは歌覧線drv で制御される。TFT5を挿入する目的は、データ書き込み時に駆動線drv を高レベルとしてTFT5をのf1状態とし、信号電流IWをディベTFT1に ますことである。書き込みが終了した後、dryを転して外としてTFT5をの

n 状態とし、発光素子OLEDに駆動電流 I dr v を流す。このように、駆動方 法は図11の回路と同様である。

図14は、図18に示した断索関係の変形例である。図18と図14とでは、 容量Cの一方の電子が、図13ではGND、図14ではTFT1のソースに接続 されている点が異なるが、いずれの場合も、書き込み時と駆動時とでTFT1の Vgsを軽払同じ値に保持するという点で機能的な差異はない。

図15は図5に示した画素回路の発展例である。本画素回路は、変換部によって保持された電圧レベルを下方調整して駆動部に供給する調整手段を含んでおり、各画表の輝度の黒レベルを引き着める。具体的には、駆動制は、ゲート、ドレイン及びリースを有する薄膜トランジスタTFT2を含んでおり、調整手段は、薄膜トランジスタTFT2のゲートとリース間の電圧を底上げしてゲートに印加される電圧レベルを下方調整する定電圧源尼を備えている。即ち、TFT2のソースをTFT1のソース電位よりわずかに高い電位Bに接続することで、黒レベルを積める。

図16は図15に示した図素回路の変影例である。本例では、調整手順は、薄 際トランジスタ下FT2のゲートと第2の走金線scanBに接続した追加容量 C2からなり、海膜トランジスタTFT2のゲートに印加する為容量Cに保持さ れるべき運圧レベルを下方調整する。即ち、第2の定金線scanBを低レベル に切り換えて非選択とする際に、容量C2の作用でTFT2のゲート電位を若干 下げることが出来る。以上のように本表示装置は、調素を選択するための建金線 scanAと、調素を駆動するための輝度情報を与えるデータ線dataとかマ トリクス状に配設され、各調素は、保給される電流量によって輝度が変化する発 光素子OLEDと、走金線scanAによって割割され日のデータ線dataか ら与えられた輝度情報に応じて発光素子OLEDに供給する電流量を割削する 電動手段 CTFT2)とを含み、各個素への程度情報の書き込みは、定金線sc

anAが選択された状態で、データ線dataに輝度情報に応じた電気信号 Iw 年印加することによって行われ、各両素に書き込まれた輝度情報は走査線 canAが非選択となった総各圏素に保持され、各画素の発光素子OLEDは保持 された輝度情報に応じた輝度で点灯を維持可能であって、毒込手段(TPT1, TPT3, C)によって書き込まれた輝度情報を下方調整して駆動手段(TFT 2)に供給する調整手段(C2)を含んでおり、各画素の輝度の黒レベルを引き 締めることができる。

図17は図15に示した囲素回路の変影例である。本例では、調整手順は、T FTIによって変換された電圧レベルを容量Cに保持する時、容量CO一場の電 位を調整して、TFT2のゲートに印加されるべき電圧レベルを下方調整する。 更もある。電位列脚線Sを、書き込み申より低電位とすると、容量Cの作用でT FT2のゲート電位が若干下がるためである。電位列脚線Sは走差線単位で設け 刻御する。電位列脚線Sは書き込み中に"H"レベルとし、書き込み終了後"L "レベルとする。類幅を公Vs、TFT2のゲート電位は公Vs=公Vs その他の寄生容量)をCpとすると、TFT2のゲート電位は公Vs=公Vs *C/(C+Cp)だけ低下し、Vgsが小さくなる。H, L電位の絶対値は任 意に設定できる。

図18は本発明にかかる耐素図路の他の実施例である。本例の回路は、2つの 取込用課題トランジスタTPT3及びスイッチ用課題トランジスタTPT4を同 一導電タイプ(図18ではPMOS)としている。そして本例では、図18に示 すように、書きこみ動作においてそれらのゲートは共通の走差線scanに接続 し、共通の信号で剥削することも可能である。この場合の表示装置は、図7に示 す表示要原における音を線取動削器 P23が不要である。

図19は図18に示した面素国路の変形例である。本例では、図5、図8、図 9、図11~図17に示した回路と同様に、同一導電タイプPチャネルTFTか

ら構成した2つの取込用港談トランジスタTFT3及びスイッチ用海談トランジ スタTFT4のゲートをそれぞれ異なる走査線。即5第10走査線scanA及 び第2の走査線scanBに接続して、それぞれ別々に制御する。このように別 々に制御する理由は、図18の側のようにTFT3及びTFT4を共適の信号で 制御するとかのような下級をが生した場合があるからである。

ある走査後上の画家に対する書きころが終了する時、図180例で走査線scanのレベルが上昇する際、下FTSのインピーゲンスは必然的に増大していき、最終的に専実上無限大、すなわちのff状態となる。従ってこの過程においてデータ線dataの電位は次第に上昇するが、ある程度まで上昇した時点でデータ線dataを販売する思達脳が実施がをもい、電差値は接づする。

具体例として、図18のようにデータ雑dataがPNPトランジスタBIP 1によって駆動されている例を考える。ペースに能れる電液を一定値1b、トラ ンジスタIBIP1の電池増幅率を8とすると、トランジスタBIP1のコレク ケ・エミック間にある程度の電圧(例えば1V)がかかっていれば、トランジス タBIP1はほぼ定電波素として動作し、データ雑dataは1w=81bの 大きさの電流が供給される。ところが、書き込み終了時に、TFT3のインピー ダンスが上昇するとデータ線の電位が上昇して行き、トランジスタBIP1が総 和板域に入ると定電法性を失い、駆動電流は51bより減少する。このときTF 4がのれ状態であれば、この減少した電流性がTFT1に流れ、正確に所望の 電波的があるれば、この減少した電流性がTFT1に流れ、正確に所望の 電波的があるがまればいことになる。

従って、TFT3とTFT4を割4の信号線、即ちそれぞれ第1の走査線 S C an A、第2の走査線 S C an Bによって制御し、書き込み終了時には下TT3 に先だってTFT4をの f f 状態とすることがより望ましい。本発明に係る画業国際においては、TFT3とTFT4は、前述した各例のように同一等電タイプであり、それぞれのゲートを S C an A 及び S C an B という別々の書き載によって粉り、それぞれのゲートを S C an A 及び S C an B という別々の書き載によって粉り、それぞれのゲートを S C an A 及び S C an B という別々の書き載によって粉

御し、書き込み終了時にはTFT3に先だってTFT4かっff状態とするよう に構成することが望ましい。このことは、図面を参照して説明した前述の各例に おいても同様のことが資える。

また、アFT3、TFT4をそれぞれ別の走査線scanA、scanBによって制御する場合は、書き込み終了後、第2の走査線scanBの操作によって TFT4をon状態とし、走査線単位で画業を指することができる。これは、 TFT1のゲート・ドレイン、及びTFT2のゲートが接続されるため、TFT 2のゲート電圧はTFT1のしまい値(これはTFT2のしまい値にほぼ等しい) となり、TFT1、TFT2共にoff状態となるからである。第2のscanBの激彩は、図20(b)に示すように、パス状の消灯館号を与えても良い し、図20(C)に示すscanB'のように持続的な消灯信号を与えても良い

このように、清灯信号のタイミングを変えることによって、表示装置の解度を 簡便自在に変化させることが可能である。R. G. Bの色毎に第2の定査線 s c anBを分け、別々に創御すれば色パランス調整も簡便に行うことができる。

更に、同じ時間平均間度を得たい場合、発光期間の割合(duty)を減らす ことによって発光素子のLEDの概範電流を大きくできる。これは即らそれだけ 大きな書き込み電流を扱うことをも意味するので、データ線dataへ書き込 み駆動間約の実現が容易になり、書き込み必要時間も短縮できる。また、発光d utyを50 95円度打下にすることによって機能質質が向けする。

また、図5、図8、図9、図11~図18で示した回路と同様に、図19の回 略では、取込用薄膜トランジスケアFT3と変換用薄膜トランジスケアFT1を を異なる薄電タイプとしている。例えば変換用薄膜トランジスケTFT1がNケ キネルタイプの場合、取込用薄膜トランジスケTFT3をPチャネルタイプとし ている。これは以下の理由による。

即ち、データ線を駆動する定電流駆動回路を構成する際して、データ線の電位

変動はなるべく小さいことが望ましい。なぜなら、前述したように、データ線電 位の変動幅が広いと、データ線配動回路が定電機性が失われやすいた、TFT 3 を確実にon/offfするための定差線canAの振幅も大きくなり、消費電 力などの息で不利になるからである。

従って、データ締からTPT3、TPT1を小して接地電化に至る経路の電圧 降下が小さいことが望ましい。そこで、図19の例ではではTPT1がNMOS であるのに対し、TPT3をPMOSで構成して、TPT3での電圧降下を小さ く押えている。即ちTPT3をPMOSで構成して、TPT3での電圧降下を小さ く押えている。即ちTPT3での電圧降下は、書き込み電流1wの前が最大のと きに最大となるため、データ線の振幅を小さく押えるためには書き込み電流1wが が最大のときのTPT3における電圧降下を小さくすべきである。図19の例で は、書き込み電流1wが大きいときはそれに応じてデータ線の電位も上昇するが 、それに伴ってTPT3のゲート・ソース開電圧の絶対値も増大し、TPT3の インピーダンスは下がる方向に作用する。これに対し、もしTPT3がNMOS であると、書き込み電流1wが大きくなる程ゲート・ソース開電圧が続少する方 向であり、TPT3のインピーダンスは上昇してしまい、データ線電位の上昇を 電きやすい。同様に、TPT1をPMOSで構成した場合はTFT3はNMOS で構成するのが食い。

なお、TFT4の導電タイプは、TFT3と同じでも異なっても実用的な構成 が可能であるが、同じにすると第1の走査線scanAと第2の走査線scan Bとを共通の電位で駆動しやすいため、より望ましい。

図2 1 は図19 に示した画素回路の変形例である。本例にかかる画素回路は等 価回路的には図19 に示した画素回路と同様であるが、変矩用複数トランツスタ TFT1のチャネル幅(W)とチャネル長(L)は比W/Lを配動用複製トラン ツスタTFT2のW/Lより大きく設定している点が図19の回路と異なる。こ のように「FFT1のW/LをTFT2のW/Lより大きく設定する理由は、書き 込みを確実に終了させるためである。このことについて、具体的な数値を挙げて

以下に説明する。

現実的な数字として、最大輝度 2 0 0 [c d/m²] 、一調素当たりの発光面のサイズ 1 0 0 [μm] × 1 0 0 [μm] = 1 e - 8 [m²]、発光効率2 [c d/A] とすると、最大輝度時の発光素子OLEDの駆動電池は 2 0 0 × 1 e - 8 /2 = 1 μAとなる。6 4 階頭を動解しようとすると、最小階調に相当する意、液値は 1 μA /6 4 = 1 6 [n A] 程度となり、このような小さな電池値を正確に供給することは極めて魅しい。更にTFTI がインピーダンスの高い状態で動作するたとめ、データ酸 d a t a の寄生容量等の影響で回路の状態が安定するのに長い時間がかかり、所定の走査験周期内で書き込みを終了することができないことがある。

図2 I に示すように、TFT1のW/L=100/10、TFT2のW/L= 5/20とすれば、W/Lの比が40となり、18nAのOLED駆動策能を得 るためにデータ線dataに供給すべき書き込み電池は16nA×40=640 nAとなり、現実的な数値となり、書き込みを確実に終了させることができる。 TFT1やTFT2が截数のトランジスタから成る場合は、実効的なW/Lを考 慮して上記計算をすべきであることは当故である。

図22は図19に示した回路の発展例である。本画素回路は、各データ線da taと所定の電位との間にリーク素子LEK1を接続し、黒書き込みの高速化を 図っている。

電流書も込む型の画質問路において、「馬」を書き込むケースは書き込み電流 がぜ口の場合に相当する。このとき、直前の走支線サイクルにおいてデータ線に 「白」レベル、すなわち比較的大きな電波が書き込まれ、結果としてデータ線電 位が比較的高いレベルになっていたとすると、その直後に「馬」を書き込むのに は長い時間が必要である。「馬」を書き込むというのはTFT」によって、デー タ線の容量 C dなどに書えられた初期電面がエスチャージされるということで あるが、データ線電像が下がってTFT」のによい補予機になると下FT」のよ

ンピーダンスが高くなり、下PT1の液れる電流特性を示す図23中において特性曲線ので示すように、到線的には水久に「風」書き込みが終了しない。現実には有限の時間で書き込みを行うわけであるから、これは「風」レベルが完全に沈まない、いわゆる風評き現象として現われ、画像のコントラストを低下させる。そこで、図22の回路では、データ線付ataと決定を接続し、Vgとしては一定パイアスを与えている。これにより図22において特性曲線ので示すように、「風」書き込みが確実に終すする。これにより図22において特性曲線ので示すように、「風」書き込みが確実に終すする。オルスチ上BK1としては単純な延れなどで良いが、その場合「白」書き込み時においてデータ線電位が上昇すると、それに比例して抵抗に流れる電波が増加し、これは下FT1に流れる電波の低下や消費電力の悪化を招く。これに対し、NMOSを総和関域で動作させれば定電流動作となるため、そのような弊害が小さく得えられる。なお、リーク素子はTPTで構成することも、TFTプロセスとは別観に外部総品で構成することも可能である。

図2 4 は図1 % に示した国籍国籍の発展例である。本面景田時は、各データ線 dataと形定の電位との間に初期値設定用素子PRC1を接続し、その素子の 動作によって書き込みに先立ってデータ線の初期値設定を行い、書き込みの高速 化を図っている。

電流書き込み型の囲業において、黒に近いグレーを書き込む際に長い時間を要する場合がある。図25では書き込み開始時のデータ線の電位が0Vである場合を示している。これは、直前の走を練サイクルにおいて「風」を書いた場合で、書き込まれた両法のTPT1のしきい値Vth1が0V程度と低い場合、あるいは同様に風書き込みの場合であって、前途のような黒痒き対策用のリーク素子を備えた場合に起こり得る。

従来の回路では、初期値の0Vから「黒」に近いグレー、すなわち非常に小さ な電流値を書き込んでいるため、平衡電位VBAに達するのに長い時間がかかる

。例えば図25中において特性曲線①で示すように所定の書き込み時間内にTF T1のしきい値に達しないことも考えられるが、この場合TFT2もオフ状態と なり、ただしくグレーが書き込めず、表示画像は、いわゆる黒漬れの状態となる

図24の回路では、データ線と電源電位Vddとの側に初期値設定(ブリチャージ)用素子PRC1としてPMOSトランジスタを接続し、ゲート電位Vgとして、書き込みサイクルの最初にパススを与えている。このパルス印加によって図25中において特性曲線②で示すようにデータ線電位がTFT1のしきい値V付加以上に上昇し、その後は書き込み電流1wと開案内部のTFTの動作とのパランスで決まる平衡電位VBLに向かって比較的高速に収束するので、正しい環度データ書き込みが高速で可能になる。なお、ブリチャージ用素子はTFTで構成することも、TFTプロセスとは別個に外都部品で構成することも可能である

図28は本発明にかかる曹潔国路の他の実施例である。この回路では、前述した各例の回路と異なり、TFT1とTFT2の事電タイプをPチャネルタイプ (PMOS)により標成している。これに伴い、前述した理由によりTFT8をTFT1と異なる事電タイプであるカチャネルタイプ (NMOS)とし、また制卸性を考慮してTFT4もTFT8と同一の導電タイプであるNチャネルタイプ (NMOS)として構成している。

図26に同路において、TPT1, TPT2の両トランジスタは発光素子OL EDの姫島時、等しいゲート・ソース開電圧で動作するが、ドレイン・ソース開 電圧は必ずし等しくない。書き込み電流1wと発光素子OLEDの駆動電流と が正確に比例するためには先に述べたようにTPT2を他和領域で動作させるの が望ましい。一方、NMOSの場合、動作耐圧を向上させるためににDDによ は1y Doped Drain) 構造をとることが一般的であるが、この場合LDDによる直 列抵拡張分などによって、影和領域においてドレイン電流がドレイン・ソース間

電圧に影響されやすい、言い換えると定電流性がPMOSに比べて劣る傾向があ るためである。

従って、変換用薄膜トランジスタTFT1と駆動用薄膜トランジスタTFT2 とを、PMOSにより構成することが好ましい。

この回路の動作は、素子の極性が逆になっている点を除き、基本的には図5の 回路等と同様である。

図2 7 に本発明にかかる画素関係の他の実施例である。この回路では、前近した各例の回路と異なり、スイッチ用産機トランジスタTFT4を、変換用産機トランジスタTFT1のドレインとゲート間に接続する代わりに、TFT1のドレインとゲートとを直接接続し、その接続点と、TFT2のゲートと容量との接続点との側にTFT4を停放して確認している。

この図27の回路においても、基本的には図5の回路等と同様の動作が可能で あるそして、この回路においても、TFT3とTFT4とは同一または異なる專 電タイプでよく、それぞれのゲートは第1の走査線scanA及び第2の走査線 scanBという例々の走査線によって制御され、書き込み終了時にはTFT3 に先だってTFT4がoff状態とされる。また、図21に関連付けて説明した ように、所定の走査線周期内で書き込みを確実に終了させるために、TFT10 サイズ (W/L) をTFT2のサイズも力大き(設定することが留ましい。

産業上の利用可能性

以上のように、本徳県氏係る電域販験回路およびそれを用いた表示素装置によれば、総動業子(TPTなど)の特性は6つきによらず、データ線からの信号電流 Iwに正確に比例(または対応)する駆動電施 Idrvを、電流駆動返の発光素子(有限EL素子など)に流すことが可能である。このような電流駆動回路を合む関素回路をマトリクス状に多数配置することにより、各両素を正確に所望の輝度で悪光させることができるので、高品像なアクティブマトリクス製素子装度

を提供することが可能である。

請求の範囲

 駆動対象に駆動電流を供給する電流駆動回路であって、 制御線と。

情報に応じた電流レベルを有する信号電流が供給される信号線と、

前記制御線が選択されたとき、前記信号線から信号電流を取り込む受入 部と、

取り込んだ信号電流の電池レベルを一旦電圧レベルに変換して保持する 変換部と、

保持された電圧信号を電流信号に変換して上記駆動電流を出力する駆動 部とを含む

電液駆動回路。

2. 前記変換部は、制御端子と第1端子及び第2端子を備えた変換用トランジスタと、前記制御端子に接続した容量とを含んでいる

請求項1記載の電流駆動回路。

3. 前配変換部は、前配変換用トランジスタの第1 堀子と制御堀子との間に 挿入されたスイッチ用トランジスタを含んでおり、

前記スイッチ用トランジスタは、信号電流の電流レベルを電圧レベルに 変換する時に導通し、前記変換用トランジスタの第1 端子と制御端子を電気的に 接続して第2 端子を基準とする電圧レベルをゲートに生ぜしめる一方。

前記スイッチ用トランジスタは、電圧レベルを前記容量に保持する時に 連断され、前記変換用トランジスタの制御塔子及びこれに接続した前記容量を第 1 様子から切り舞す

請求項2記載の電流駆動回路。

4. 前記受入部は、制御陽子、第1曜子及び第2曜子を有し、第1曜子が前 記変換用トランジスタの第1曜子に接続され、第2曜子が前記信号線に接続され 、制御曜子が前記制御線に接続された取込用絵線ゲート却電界効果トランジスタ

を含み、

前記変換部は、前記変換用トランジスタの第1端子と制御端子との間に 挿入されたスイッチ用トランジスタを含んでいる

請求項1記載の電流駆動同路。

5. 前記取込用トランジスタの制御端子とスイッチ用トランジスタの制御端子はぞれぞれ異なる制御線に接続されている

請求項4記載の電流駆動回路。

6. 前記変換用トランジスタの導電型と前記取込用トランジスタの導電型が 異なる

請求項4記載の雷液駆動同路。

ジスタを含んでおり.

7. 前記駆動部は、制御端子と第1端子及び第2端子を備えた駆動用トラン

前記駆動用トランジスタは、前記容量に保持された電圧レベルを制御機

子に受け入れそれに応じた電流レベルを有する駆動電流を流す 請支項2記載の雷治駆動同點。

8. 前記変換用トランジスタの制御端子と前記駆動用トランジスタの制御端子とが直接に接続されてカレントミラー回路を構成し、信号電流の電流レベルと駆動電池の電流レベルとが比例関係となる様にした

請求項7記載の電流駆動回路。

- 9. 前記駆動用トランジスタは、変換用トランジスタの近傍に形成されてお
- り、前記変換用トランジスタと同等の関電圧を有する

請求項7記載の電流駆動回路。

10. 前配変換用トランジスタのトランジスタサイズが前配駆動用トランジス タのトランジスタサイズより大きく参定されている

請求項7記載の電流駆動回路。

11. 前記駆動用トランジスタは飽和領域で動作し、そのゲートに印加された

電圧レベルと関電圧との差に応じた駆動電流を流す 請求項9記載の電池駆動回路。

讃求項10記載の電流駆動回路。

- 前記駆動用トランジスタはリニア領域で動作する 請求項9記載の概決取動同路。
- 13. 前記駆動用トランジスタはリニア領域で動作する
- 14. 前記駆動部は、前記変換部との間で前記変換用トランジスタを時分割的 に共用しており、

前記駆動部は、信号電池の変換を完了した後前配変換用トランジスタを 前配受入部から切り離して駆動用とし、保持された電圧レベルを前記変換用トラ ンジスタのゲートに印加した鉄線でチャネルを適じ駆動電券を接す

請求項2記載の電流駆動回路。

15. 前記駆動部は、駆動時以外に前配変換用トランジスタを介して不要電流 を遮断する制御手段を育する

請求項14記載の電流駆動回路。

16. 前記制御手段は、制御場子と第1場子及び第2場子を備えた、第1場子 が前記変換用トランジスタに接続され、第2場子が前記駆動対象に接続された制 御用トランジスタからなり。

前配例御用トランジスタは、前記駆動対象の非駆動時に非導過状態となって前記変換用トランジスタと前記駆動対象とを切り難し、前記駆動対象の駆動 時には導通状態に切り替わる

請求項15記載の電流駆動回路。

17. 前記駆動都は、前記変換用トランジスタを通って流れる駆動電流の電流 レベルを安定化するために、前記変換用トランジスタのソースを基準にしたドレ インの電位を固定化する電位固定手段を有する

請求項14記載の電流駆動回路。

18. 前記受入部、前記変換部及び前記駆動部は複数のトランジスタを組み合わせた電流回路を構成し、

1 つまたは2つ以上のトランジスタは電流回路中の電流リークを抑制するためにダブルゲート構造を有する

糖求項1記載の電流販動同路。

- 19. 前記データ線と所定電位との間に、リーク素子が接続されている 請求項1記載の電泳駆動同路。
- 20. 前記データ線と所定電位との間に、前記データを初期値に設定する初期 値的空用素子が接続されている

請求項1記載の電流駆動回路。

- 2 2. 駆動対象に駆動電流を供給する電流駆動回路であって、

少なくとも一つの制御線と、

情報に応じた電流レベルを有する信号電流が供給される信号線と、

ソースが基準電位に接続された変換用絶縁ゲート型電界効果トランジス タと、

前配変換用絶縁ゲート型電界効果トランジスタのドレインと前配信号線 との間に接続され、ゲートが前記制御線に接続された取込用絶縁ゲート型電界効 果トランジスタと、

基準電位と前記駆動対象間に接続された駆動用絶縁ゲート型電界効果ト ランジスタと、

第1電極が前記変換用絶線ゲート型電界効果トランジスタのゲート及び 駆動用絶線ゲート整電界効果トランジスタのゲートに共通に接続され、第2電極 が基準電位に接続されたキャパシタと。

前記旁棒用絶縁ゲート型需果効果トランジスタのゲートとドレイン間に

接続され、ゲートが前記制御線に接続されたスイッチ用絶縁ゲート型電界効果ト ランジスタとを含む

電流駆動回路。

23. 駆動対象に駆動電流を供給する電流駆動回路であって、

少なくとも一つの制御線と、

情報に応じた電流レベルを有する信号電流が供給される信号線と、

ソースが基準電位に接続された変換用絶縁ゲート型電界効果トランジス タと、

前記変換用途線ゲート型電界効果トランジスタのドレインと前記信号線 との間に接続され、ゲートが前記制御線に接続された取込用絶線ゲート型電界効

果トランジスタと、 基準電位と前記駆動対象間に接続された駆動用絶縁ゲート型電界効果ト

第1電極が前記駆動用絶縁ゲート型電界効果トランジスタのゲートに接 終され、第2電極が基準電位に接続されたキャパシャと

前記変換用絶縁ゲート型電界効果トランジスタのゲートと、前記電動用 能縁ゲート型電界効果トランジスタのゲートと前記キャパシタの第1電話との接 該点間に接続され、ゲートが前記制節線に接続されたスイッチ用絶縁ゲート別電 界効果トランジスタとを含まり、

電流駆動回路。

ランジスタと、

2 4. 前記取込用絶縁ゲート型電界効果トランジスタの制御場子とスイッチ用 絶縁ゲート整電界効果トランジスタ制飾端子はぞれぞれ異なる制御線に接続され でいる

請求項23記載の電流駆動回路。

25. 前記変換用トランジスタのトランジスタサイズが前記駆動用トランジス タのトランジスタサイズより大きく設定されている

請求項23記載の電流駆動回路。

26. 走査線と、

輝度情報に応じた信号が供給されるデータ線と、

前記データ線及び走査線の交差部に形成された表示素子を含む画素を有

L.

ス

前記画素は、前記走査線が選択されたとき、前記データ線に供給される 信号を取り込む受入部と、

この取り込んだ信号を変換して保持する変換保持部と、

前記保持された信号を変換し、前記表示素子に供給する駆動部とを有す

表示装置。

27. 前記取り込んだ信号は電流であり、前記変換保持部で保持される信号は 電圧であり、前記表示率子に供給される信号は電流である。

請求項26記載の表示装置。

2 8. 前配変換保持部は、制御端子を備える第1のトランジスタと、前記制御 端子に接続されたキャパシタを有する

請求項26記載の表示装置。

29. 前記変換保持部は、前記第1のトランジスタの第1端子と前記制御端子 の間に接続された第2のトランジスタを有する

請求項28記載の表示装置。

30. 前配第2のトランジスタは、前配データ線に供給される信号を前配受入 部が取り込む際に導通状態となり、前配変換保持部に信号が供給された後非導通 分類となる。

請求項29記載の表示装置。

- 31. 前記受入部は第1端子が前記第1のトランジスタの第1端子に接続され
- 、第2端子が前記データ線に接続された第3のトランジスタを有し、

前配第2トランジスタの制御端子と前記第3のトランジスタの制御端子 は異なる走査線に接続されている

請求項29記載の表示装置。

- 32. 前記変換保持部と前記駆動部は、同一のトランジスタである 請求項26記載の表示装置。
- 33. 前配駆動部は、前配第1のトランジスタの制御端子に、制御端子が接続 された第3のトランジスタを右している

請求項28記載の表示装置。

34. 前記運動部は、前記第1のトランジスタの制御場子に、制御場子が接続 された第3のトランジスタを有しており、前記第1及び第2、第3のトランジス タでカレントミラー回路を機成している

請求項29記載の表示装置。

- 35. 前記駆動部は、前記第1のトランジスタである
 - 請求項28記載の表示装置。
- 36. 前配第1のトランジスタと前配表示素子の間に第4のトランジスタを有する

請求項35記載の表示装置。

37. 前配第1のトランジスタの第1の帽子に表示素子が接続され、前配第1のトランジスタの第2の帽子に第4のトランジスタを有する

請求項35記載の表示装置。

38. 前記駆動部及び前記変換保持部は複数のトランジスタから構成されている

請求項26記載の表示装置。

39. 前記変換保持部は、制御場子を備える複数のトランジスタと、前記各制 御場子に接続された複数のキャパシタを有する

請求項26記載の表示装置。

40. 前記第3のトランジスタの第1の端子に前記表示素子が接続され、前記 第3のトランジスタの第2の端子に定電圧顕が接続されている

糖求項33記載の表示装置。

- 41. 前記キャパシタに前記第2のトランジスタの制御端子が接続されている 請求項34記載の表示装置。
- 42. 前記キャパシタの他端が前記第1のトランジスタの第2の端子に接続されている

請求項37記載の表示装置。

43. 前記表示素子は、少なくとも一方の電極が透明であり、かつ前記電極間 に挟まれた有機物を含む層を有している

請求項26記載の表示装置。

- 44. 前記データ線と所定電位との間に、リーク素子が接続されている 請求項26記載の表示装置。
- 45. 前記データ線と所定電位との間に、前記走査線が選択される前に前記デ

- 夕を初期値に設定する初期値設定用素子が接続されている 請求項26配載の表示装置。

46. 走査線と、

輝度情報に応じた電流信号が供給されるデータ線と、

前記データ線及び参奏線の交差部に形成された有機隔を有する面差を有し、

前記画素は、前記走査線が選択されたとき、前記データ線に供給される電流信 号を取り込む受入部と、

この取り込んだ電流信号を電圧変換して保持する変換保持部と、

前記保持された電圧信号を変換し、前記表示素子に電流供給する駆動部を有する

表示装置。

47. 前記輝度情報は電圧であり、前記電圧を電流に変換して前記データ線に

供給する

請求項46記載の表示装置。

4 8. 前配変換保持部は、制御端子を備える第1のトランジスタと、前記制御 郷子に接続されたキャパシタを有する

請求項46記載の表示装置。

49. 前記変換保持部は、前配第1のトランジスタの第1端子と前記制御場子 の間に接続された第2のトランジスタを有する

請求項48記載の表示装置。

50. 前配第2のトランジスタは、前配データ線に供給される信号を前配受入 部が取り込む際に導通状態となり、前配変換保持部に信号が供給された後非導通 状態となる

請求項49記載の表示装置。

51. 前配受入部は第1端子が前配第1のトランジスタの第1端子に接続され 、第2端子が前配データ線に接終された第3のトランジスタを有1。

前配第2トランジスタの制御端子と前配第3のトランジスタの制御端子 は異なる歩客線に棒終されている

請求項49記載の表示装置。

- 52. 前記変換保持部と前記駆動部は、同一のトランジスタである 請求項48記載の表示装置。
- 53. 前記駆動部は、前記第1のトランジスタの制御端子に、制御端子が接続された第3のトランジスタを有している

請求項48記載の表示装置。

54. 前記駆動部は、前記第1のトランジスタの制御場子に、制御場子が接続 された第3のトランジスタを有しており、前記第1及び第2、第3のトランジス タでカレントミラー同路を構成している

請求項49記載の表示装置。

55. 前記駆動部は、前記第1のトランジスタである 請求項48記載の表示装置。

5 8. 前記第1のトランジスタと前記表示素子の間に第4のトランジスタを有する

請求項55記載の表示装置。

57. 前記第1のトランジスタの第1の端子に表示素子が接続され、前記第1 のトランジスタの第2の端子に第4のトランジスタを育する

請求項55記載の表示装置。

5 8. 前記駆動部及び前記変換保持部は複数のトランジスタから構成されてい

請求項46記載の表示装置。

59. 前配変換保持部は、制御端子を備える複数のトランジスタと、前配各制 御端子に移結された物数のキャパシタを有する

請求項46記載の表示募款。

60. 前記第3のトランジスタの第1の4年に前記表示素子が接続され、前記 第3のトランジスタの第2の44子に定電圧振が接続されている

請求項61記載の表示装置。

- 61. 前記キャパシタに前記第2のトランジスタの制御端子が接続されている 請求項54記載の表示装置。
- 62. 前記キャパシタの他端が前記第1のトランジスタの第2の端子が接続されている

請求項57記載の表示装置。

63. 前配表示素子は、少なくとも一方の電極が透明であり、かつ前記電極間 に挟まれた有機物を含む層を有している

請求項46記載の表示装置。

64. 前記データ線と所定電位との間に、リーク素子が接続されている

請求項46記載の表示装置。

65. 前記データ線と所定電位との間に、前記データを初期値に設定する初期 値設定用素子が接続されている

請求項46記載の表示装置。

66. 走査線を順次選択する走査線駆動回路と、

輝度情報に応じた電流レベルを有する信号電流を生成して逐次データ線 に供給する電流源を含むデータ線駆動回路と、

各走査線及び各データ線の交差部に配されていると共に、駆動電流の供給を受けて発光する電流駆動型の発光素子を含む複数の画案とを備えた

表示装置であって、

前記画素は、

前記走査線が選択されたとき、前記データ線から信号電流を取り込む受

入部と、

取り込んだ信号電流の電流レベルを一旦電圧レベルに変換して保持する 変換部と、

保持された電圧レベルに応じた電流レベルを有する駆動電流を当該発光 素子に流す駆動部とを含む

表示装置。

67. 前記要換部は、ゲート、ソース、ドレイン及びチャネルを備えた変換用 絶縁ゲート型電界効果トランジスタと、前記ゲートに接続した容量とを含んでいる

請求項66記載の表示装置。

68. 前記変換部は、前記変換用絶縁ゲート型電界効果トランジスタのドレインとゲートとの間に挿入されたスイッチ用絶縁ゲート型電界効果トランジスタを含んでおり、

前記スイッチ用絶縁ゲート型電界効果トランジスタは、信号電流の電流

レベルを電圧レベルに変換する時に導通し、前記変換用絶縁ゲート型電界効果ト ランジスタのドレインとゲートを電気的に接続してソースを蒸準とする電圧レベ ルをゲートに生ぜしめる一方。

前記スイッチ用絶縁ゲート型電界効果トランジスタは、電圧レベルを前 記容量に保持する時に遮断され、前記変換用絶縁ゲート型電界効果トランジスタ のゲート及びこれに締結した前記容量をドレインから切り飾す

請求項67記載記載の表示装置。

69.前配受人部は、前配変換用絶縁ゲート型電界効果トランジスタのドレインと前配データ線との間に挿入された取込用絶縁ゲート型電界効果トランジスタを含み。

前記変換部は、前記変換用絶縁ゲート型電界効果トランジスタのドレイ ンとゲートとの間に挿入されたスイッチ用絶縁ゲート型電界効果トランジスタを 含んでいる

請求項66配數の表示装置。

70. 前記取込用絶縁ゲート型電界効果トランジスタのゲートとスイッチ用絶 縁ゲート型電界効果トランジスタのゲートはぞれぞれ異なる走査線に接続されて いる

請求項69記載の表示装置。

71. 前記スイッチ用絶縁ゲート型電界効果トランジスタは、信号電池の電池 レベルを電圧レベルに変換する時に帯通し、前記変換用絶縁ゲート型電界効果ト ランジスタのドレインとゲートを電気的に接続してソースを基準とする電圧レベ ルをゲートに生ぜしめる一方。

前記スイッチ用絶縁ゲート型電界効果トランジスタは、電圧レベルを前 配容量に保持する時に遮断され、前記変換用絶縁ゲート型電界効果トランジスタ のゲート及びこれに接続した前記容量をドレインから切り難し。

前記スイッチ用絶録ゲート型電界効果トランジスタは、非選択となって

前記取込用絶縁ゲート型電界効果トランジスタが非導通となる前に遮断される 請求項70記載の表示装置。

72. 新記スイッチ用絶縁ゲート整電界効果トランジスタ及び前記取込用絶縁 ゲート整電界効果トランジスタが非帯過となった後、1フレーム期間内の所定時 開後に前記スイッチ用絶縁ゲート整電界効果トランジスタを導通させて、走査線 単位で前任を行う。

請求項71記載の表示装置。

73. 前記スイッチ用絶縁ゲート型電界効果トランジスタが接続される走査線 は、色の3原色の各色毎に独立に設けられている

請求項71記載の表示装置。

7 4. 前記スイッチ用絶縁ゲート型電界効果トランジスタの導電型と前記取込 用絶縁ゲート型電界効果トランジスタの導電型が異なる

請求項69記載の表示装置。

75. 前記駆動部は、ゲート、ドレイン、ソース及びチャネルを備えた駆動用 絶縁ゲート型電果効果トランジスタを含んでおり、

前記電動用絶縁ゲート型電界効果トランジスタは、前記容量に保持された電圧レベルをゲートに受け入れそれに応じた電流レベルを有する駆動電流をチ + ネルを介して前取率半率子に除す

請求項67記載の表示装置。

76. 前記変換用途級ゲート型電界効果トランジスタのゲートと前記駅動用舱 縁ゲート型電界効果トランジスタのゲートとが直接に接続されてカレントミラー 回路を構成し、信号電流の電流レベルと駆動電流の電流レベルとか比例関係とな る様にした

請求項75記載の表示装置。

77. 前配駆動用絶縁ゲート型電界効果トランジスタは、画素内で対応する変 機用絶縁ゲート型電界効果トランジスタの近傍に形成されており、前配変換用絶

縁ゲート型電界効果トランジスタと同等の関電圧を有する

請求項75記載の表示装置。

78. 前記変換用絶縁ゲート要電界効果トランジスタのトランジスタサイズが 前記駆動用絶縁ゲート至電界効果トランジスタのトランジスタサイズより大きく 設定されている

請求項77記載の表示装置。

7 9. 前記駆動用絶縁ゲート型電界効果トランジスタは飽和領域で動作し、そ のゲートに印加された電圧レベルと関電圧との差に応じた駆動電流を前記発光素 子に流す

請求項77記載の表示装置。

- 80. 前記駆動用絶縁ゲート型電界効果トランジスタはリニア領域で動作する 請求項77記載の表示装備。
- 81. 前記駆動用絶縁ゲート整電界効果トランジスタはリニア領域で動作する 請求項78記載の表示禁層。
- 82. 前記駆動部は、前記変換部との間で前記変換用絶縁ゲート型電界効果ト ランジスタを時分割的に共用しており、

新記駆動部は、信号電池の変換を完了した後前記変換用総器ゲート型電 界効果トランジスタを前記受入認から切り離して駆動用とし、保持された電圧レ ベルを前記変換用総器ゲート返電界効果トランジスタのゲートに印加した状態で チャネルを通じ駆動電池を南部記典法案子に接す

請求項67記載の表示装置。

- 83. 前記駆動部は、駆動時以外に前記変換用絶縁ゲート型電界効果トランジ スタを介して前記発光素子に流れる不要電流を遮断する制御手段を有する 請求項82記載の基示整備。
- 8 4. 前記制御手段は、整遂作用を有する二端子型の発光素子の端子間電圧を 制御して不要電流を遮断する

請求項88記載の表示装置。

85. 前配制御手段は、前記変換用絶縁ゲート型電界効果トランジスタと前記 発光素子との間に挿入された制御用絶縁ゲート型電界効果トランジスタからなり

前記制御用絶縁ゲート型電界効果トランジスタは、前配発光素子の非駆 動時に非導通状態となって前配変換用絶縁ゲート型電界効果トランジスタと前記 発光素子とを切り離し、前記発光素子の駆動時には導通状態に切り替わる

請求項83記載の表示装置。

請求項83記載の表示装置。

- 8 6. 前記制御手段は、非駆動時に駆動電流を遮断して前記発光素子を非発光 状態に置く時間と、駆動時に駆動電流を施して前記発光素子を発光状態に置く時 間の割合を制御して、冬期素の軽度を顕彰可能にした
- 87. 前記駆動物は、前記要換用絶縁ゲート型電界効果トランジスタを通って 前記形光素子に終れる駆動高速の電池レベルを安定化するために、前記を換用絶 縁ゲート型電外効果トランジスタのソースを基準にしたドレインの電位を固定化 オス層位間単毛砂を含する

請求項82記載の表示装置。

88. 前配受入部、前配変換部及び前配駆動部は複数の絶縁ゲート型電界効果 トランジスタを組み合わせた電途回路を機成し、

1 つまたは2つ以上の絶縁ゲート型電界効果トランジスタは電流回路中 の電流リークを抑制するためにダブルゲート構造を有する

請求項66記載の表示装置。

89. 前定駆動部は、ゲート、ドレイン及びソースを備えた絶縁ゲート型電界 効果トランジスタを含み、ゲートに印加された電圧レベルに応じてドレインとソ ースの間を通る駆動電流を前記発光素子に施し、

前記発光素子は、アノード及びカソードを有する二鑵子型であり、カソ

ードがドレインに接続している

請求項66記載の表示装置。

80、前記駆動部は、ゲート、ドレイン及びソースを備えた絶縁ゲート型電界効果トランジスタを含み、ゲートに印加された電圧レベルに応じてドレインとソースの間を通る駆動電流を前記発光素子に流し、

前記発光素子は、アノード及びカソードを有する二端子型であり、アノ ードがソースに接続している

請求項66記載の表示装置。

91. 前記変換部によって保持された電圧レベルを下方調整して前記駆動部に 供給する調整手段を含んでおり、各画素の輝度の黒レベルを引き締める

請求項 6 6 記載の表示装置。

- 92. 前記データ線と所定電位との間に、リーク素子が接続されている 請求項86記載の表示装置。
- 93. 前記データ線と所定電位との間に、前記走査線が選択される前に前記デ
- ータを初期値に設定する初期値設定用素子が接続されている

請求項66記載の表示装置。

9 4. 前記駆動部は、ゲート、ドレイン及びソースを有する絶縁ゲート型電界 効果トランジスタを含んでおり、

前記網整手段は、前記絶縁ゲート型電界効果トランジスタのゲートとソ

- 一ス間の電圧を底上げしてゲートに印加される電圧レベルを下方調整する 請求項93記載の表示装置。
- 95. 前配駆動部は、ゲート、ドレイン及びソースを有する絶縁ゲート型電界効果トランジスタを含んでおり

前記変換部は前記簿膜トランジスタのゲートに接続され且つ前記電圧レ ベルを保持する容景を備えており、

前記調整手段は、前記容量に接続した追加容量からなり、前記容量に保

持された前配絶縁ゲート型電界効果トランジスタのゲートに印加されるべき電圧 レベルを下方調整する

請求項93記載の表示装置。

96. 前記駆動部は、ゲート、ドレイン及びソースを有する絶縁ゲート型電界効果トランジスタを含んでおり、

前記変換部は一端が前記薄膜トランジスタのゲートに接続され且つ前記 電圧レベルを保持する容量を備えており、

前記開整手段は、前記度換部によって変換された前記電圧レベルを前記 容量に保持する時前記容量の極端の電位を調整して、前記絶縁ゲート質電界効果 トランジスタのゲートに印加されるべき電圧レベルを下方調整する

請求項93記載の表示装置。

- 97. 前記発光素子は有機エレクトロルミネッセンス素子を用いる 請求項68配繳の表示禁留。
- 98. 前記駆動用絶縁ゲート整電界効果トランジスタはPチャネル型である 請求項75計載の表示装置。
- 99. 走査線を順次選択する走査線駆動回路と、

輝度情報に応じた電流レベルを有する信号電流を生成して逐次データ線 に供給する電流源を含むデータ線駆動回路と、

各走査線及び各データ線の交差部に配されていると共に、駆動電流の供給を受けて発光する電流駆動型の発光素子を含む複数の回素とを備えた

表示装置であって、

前配画素は、

ソースが基準電位に接続された変換用絶縁ゲート型電界効果トランジス タと.

前記変換用絶縁ゲート型電界効果トランジスタのドレインと前記データ 線との間に接続され、ゲートが前記ま香絵に接続された町込用途線ゲート形電界

効果トランジスタと、

基準電位と前記発光素子間に接続された駆動用絶縁ゲート型電界効果トランジスタレ

第1電極が前記変換用絶縁ゲート型電界効果トランジスタのゲート及び 駆動用絶縁ゲート型電界効果トランジスタのゲートに共通に接続され、第2電極 が基準電位に接続されたキャパンタと

前記変換用絶縁ゲート型電界効果トランジスタのゲートとドレイン間に 接続され、ゲートが前記走査線に接続されたスイッチ用絶縁ゲート型電界効果ト ランジスタとを含む

表示装置。

100. 走査線を順次選択する走査線駆動同路と、

輝度情報に応じた電流レベルを有する信号電流を生成して逐次データ線 に供給する電流源を含むデータ継順動同路と、

各走査線及び各データ線の交差部に配されていると共に、駆動電流の供給を受けて発光する電流駆動型の発光素子を含む複数の両素とを備えた

表示装置であって、

前記囲素は、

ソースが基準電位に接続された変換用絶縁ゲート型電界効果トランジス タと、

前記変換用絶縁ゲート型電界効果トランジスタのドレインと前記データ 線との間に接続され、ゲートが前記走査線に接続された取込用絶縁ゲート型電界 効果トランジスタと.

基準電位と前記発光素子間に接続された駆動用絶縁ゲート型電界効果ト ランジスタと。

第1電極が前記駆動用絶縁ゲート整電界効果トランジスタのゲートに接 続され、第2電極が基準電位に接続されたキャパシタと。

新記変換用機能ゲート製電界効果トランジスタのゲートと、前記駆動用 絶縁ゲート監電界効果トランジスタのゲートと前記キャパンタの第1電紙との接 核点間に接続され、ゲートが新記主査線に接続されたスイッチ用絶縁ゲート型電 界効果トランジスタとを含む。

表示装置。

101.前記取込用絶縁ゲート型電界効果トランジスタの制御場子とスイッチ用 絶縁ゲート型電界効果トランジスタ制御端子はぞれぞれ異なる走査線に接続されている

請求項100記載の表示装置。

請求項100記載の表示装置。

102. 前配変換用トランジスタのトランジスタサイズが前配駆動用トランジス タのトランジスタサイズより大きく野家されている

103.前記スイッチ用絶縁ゲート型電界効果トランジスタ及び前記取込用絶縁 ゲート変電界効果トランジスタが非導通となった後、1フレーム期間内の所定時 間後に前記スイッチ用絶縁ゲート型電界効果トランジスタを帯通させて、走査線 単位で適性を行う

請求項101記載の表示装置。

104. 輝度情報に応じた電流レベルの信号電流を供給するデータ線と選択バル スを供給する走査線との交差部に配され、駆動電流により発光する電流駆動型の 発光素子を駆動する画楽回路であって、

前配定査線からの選択パルスに応答して前記データ線から信号電流を取 り込む号入部と。

取り込んだ信号電流の電流レベルを一旦電圧レベルに変換して保持する 変換部と、

保持された電圧レベルに応じた電流レベルを育する駆動電流を当該発光 素子に流す駆動部とを含む 商生同数。

105.前記変換額は、ゲート、ソース、ドレイン及びチャネルを備えた変換用 絶縁ゲート至電界効果トランジスタと、前記ゲートに接続した容量とを含んでいる

請求項104記載の画素回路。

106、前記要換部は、前記要換用絶縁ゲート型電界効果トランジスタのドレインとゲートとの間に挿入されたスイッチ用絶縁ゲート型電界効果トランジスタを含んでおり、

新記スイッチ用絶縁ゲート整電界効果トランジスタは、信号電池の電池 レベルを電圧レベルに変換する時に得通し、前記変換用絶縁ゲート整電界効果ト ランジスタのドレインとゲートを電気的に接続してソースを基準とする電圧レベ ルチゲートに生ぜしめる一方。

前記スイッチ用絶縁ゲート型電界効果トランジスタは、電圧レベルを前 記客量に保持する時に遮断され、前配変換用絶縁ゲート型電界効果トランジスタ のゲート及びこれに棒縒した前配容器をドレインから切り着す

請求項105記載記載の商素回路。

107.前記受入部は、前記変換用絶縁ゲート型電界効果トランジスタのドレインと前記データ線との間に挿入された取込用絶縁ゲート型電界効果トランジスタを含み。

前記変換部は、前記変換用絶縁ゲート型電界効果トランジスタのドレイ ンとゲートとの間に挿入されたスイッチ用絶縁ゲート型電界効果トランジスタを 全んでいる

請求項104記載の調素同路。

108.前記取込用絶縁ゲート型電界効果トランジスタのゲートとスイッチ用絶縁ゲート型電界効果トランジスタのゲートはぞれぞれ異なる走査線に接続されて いる

請求項107記載の画素回路。

109.前記スイッチ用絶縁ゲート整電界効果トランジスタは、信号電波の電流 レベルを電圧レベルに変換する時に導通し、前記変換用絵像ゲート整電界効果ト ランジスタのドレインとゲートを電気的に接続してソースを蒸準とする電圧レベ ルをゲートに生せしめる一方。

育記スイッチ用絶縁ゲート型電界効果トランジスタは、電圧レベルを育 記容量に保持する時に遮断され、前記変換用絶縁ゲート型電界効果トランジスタ のゲート及びこれに接続した前記容量をドレインから切り難し。

前記スイッチ用絶縁ゲート整電界効果トランジスタは、非選択となって 前記取込用絶縁ゲート整電界効果トランジスタが非導通となる前に遮断される 翻求項108記載の耐法回路。

110. 新記スイッケ用絵縁ゲート整電界効果トランジスタ及び前配取込用絵縁ゲート整電界効果トランジスタが非導通となった後、1フレーム期間内の所定時間後に前記スイッチ用絵縁ゲート整電界効果トランジスタを導通させて、定査線単位で動性を行う。

請求項109記載の画素回路。

111. 前記スイッチ用絶縁ゲート型電界効果トランジスタが接続される走査線は、色の3面色の条色毎に独立に跨けられている。

請求項105記載の画素回路。

112. 前記スイッチ用絶縁ゲート型電界効果トランジスタの導電型と前記取込 用絶縁ゲート型電界効果トランジスタの導電型が異なる

請求項107記載の画素回路。

113. 前記駆動部は、ゲート、ドレイン、ソース及びチャネルを備えた駆動用 絶縁ゲート型電界効果トランジスタを含んでおり、

前記駆動用絶縁ゲート型電界効果トランジスタは、前記容量に保持され た電圧レベルをゲートに受け入れそれに応じた蒙遠レベルを有する取動雷波をチ

ャネルを介して前記発光素子に施す

請求項105記載の画素回路。

114.前配変換用総録ゲート型電界効果トランンスタのゲートと前記駆動用総 様ゲート型電界効果トランジスタのゲートとが直接に接続されてカレントミラー 回路を構成し、信号電流の電波レベルと駆動電池の電波レベルとが比例関係とな る様にした

請求項113記載の画素回路。

115. 前記駆動用絶縁ゲート型電界効果トランジスタは、画素内で対応する変 携用絶縁ゲート型電界効果トランジスタの近悔に形成されており、前記変換用絶 縁ゲート型電界効果トランジスタと闘等の図菓件を有する

請求項113記載の両套回路。

116.前記変換用絶縁ゲート型電界効果トランジスタのトランジスタサイズが 前記駆動用絶縁ゲート型電界効果トランジスタのトランジスタサイズより大きく 野宇されている

請求項115記載の画素回路。

117. 前記電動用絶縁ゲート整電界効果トランジスタは絶和領域で動作し、そのゲートに印加された電圧レベルと関電圧との差に応じた駆動電流を前記発光素 子に渡す

請求項115記載の面素回路。

- 118. 前記駆動用絶縁ゲート型電界効果トランジスタはリニア領域で動作する 請求項115記載の商主回路。
- 119. 前記駆動用絶縁ゲート整電界効果トランジスタはリニア領域で動作する 請求項116記載の画素何格。
- 120. 前記駆動部は、前記変換部との間で前記変換用絶縁ゲート型電界効果ト ランジスタを時分割的に共用しており、

前記駆動部は、信号電流の変換を完了した後前記変換用絶縁ゲート型電

界効果トランジスタを前配受人器から切り離して駆動用とし、保持された電圧レベルを前記変換用絶縁ゲート脛電界効果トランジスタのゲートに印加した状態で チャネルを通じ駆動電流を前記発光素子に流す

請求項121記載の画案回路。

請求項190記載の顧表回點。

121. 前記駆動部は、駆動時以外に前記変換用絶縁ゲート型電界効果トランジ スタを介して前記発光素子に流れる不要電流を遮断する制御手段を有する

122. 前記制御手段は、整流作用を有する二端子型の発光素子の端子間電圧を 制御して不要電液を遮断する

請求項121記載の画素回路。

123. 前記制御手段は、前記変換用絶縁ゲート型電界効果トランジスタと前記 発光素子との間に挿入された制御用絶縁ゲート型電界効果トランジスタからなり

前配制御用絶縁ゲート型電界効果トランジスタは、前配発光素子の非駆 動時に非導通状態となって前配変換用絶縁ゲート型電界効果トランジスタと前配 発光素子とを切り離し、前記発光素子の駆動時には導通状態に切り替わる

124.前記制御手段は、非駆動時に駆動電流を遮断して前記発光素子を非発光 状態に置く時間と、駆動時に駆動電流を流して前記発光素子を発光状態に置く時 間の割合を傾信して、条順素の暫停を揮奪可能にした

請求項121記載の画素回路。

請求項121記載の画案同路。

125.前記駆動部は、前記変換用総線ゲート型電界効果トランジスタを通って 前記発光素子に流れる影動電池の電池レベルを安定化するために、前記変換用絶 線ゲート型電界効果トランジスタのリースを基準にしたドレインの電位を固定化 する電位固定手段を有する

請求項120記載の画素回路。

126. 前記受入部、前記変換部及び前記駆動部は複数の絶縁ゲート型電界効果 トランジスクを組み合わせた電波回路を構成し、

1 つまたは2つ以上の絶縁ゲート型電界効果トランジスタは電流回路中 の電流リークを抑制するためにダブルゲート構造を有する

請求項104記載の画素回路。

127.前記壁動部は、ゲート、ドレイン及びソースを備えた絶縁ゲート型電界 効果トランジスタを含み、ゲートに印加された電圧レベルに応じてドレインとソ ースの間を通る暇動電池を前記を光楽子に施し。

前記発光素子は、アノード及びカソードを有する二端子型であり、カソ ードがドレインに接続している

請求項104記載の面素回路。

128. 前記駆動部は、ゲート、ドレイン及びソースを備えた絶縁ゲート型電界 効果トランジスタを含み、ゲートに印加された電圧レベルに応じてドレインとソ ースの間を選る駆動電池を首記巻光金子に達し。

前配発光素子は、アノード及びカソードを有する二端子型であり、アノ ードがソースに歩終している

請求項104記載の商素回路。

129. 前記変換部によって保持された電圧レベルを下方調整して前記駆動部に 供給する調整手段を含んでおり、各画素の輝度の黒レベルを引き締める

請求項104記載の画素回路。

- 130. 前記データ線と所定電位との間に、リーク素子が接続されている 請求項104記載の両書回路。
- 131. 前記データ線と所定電位との間に、前記データを初期値に設定する初期 値設定用表子が接続されている

請求項104記載の商素回路。

132. 前記駆動部は、ゲート、ドレイン及びソースを有する絶縁ゲート型電界

効果トランジスタを含んでおり、

前記測整手段は、前記絶縁ゲート型電界効果トランジスタのゲートとソ - ス間の電圧を底上げしてゲートに印加される電圧レベルを下方調整する - 鍛吹項129記載の両書回路。

133. 前記駆動部は、ゲート、ドレイン及びソースを有する絶縁ゲート型電界 効果トランジスタを含んでおり、

前記変換部は前記準膜トランジスタのゲートに接続され且つ前記電圧レ ベルを保持する容量を備えており。

前記調整手段は、前記容量に接続した追加容量からなり、前記容量に保 持された前記絶縁ゲート至電界効果トランジスタのゲートに印加されるべき電圧 レベルを下方翻撃する

請求項129記載の画素回路。

134. 前記駆動部は、ゲート、ドレイン及びソースを有する絶縁ゲート型電界 効果トランジスタを含んでおり、

前記変換部は一端が前記薄膜トランジスタのゲートに接続され且つ前記 電圧レベルを保持する容量を備えており、

前記開整手段は、前記変換部によって変換された前記電圧レベルを前記 容量に保持する時前記容量の他端の電位を調整して、前記絶縁ゲート製電界効果 トランジスタのゲートに印加されるべき電圧レベルを下方調整する

請求項129記載の画素回路。

- 135. 前記発光素子は有機エレクトロルミネッセンス素子を用いる 糖求項104記録の画素回路。
- 136.前記駆動用絶縁ゲート型電界効果トランジスタはPチャネル型である 請求項113記載の画素回路。
- 137. 輝度情報に応じた電流レベルの個号電流を供給するデータ線と選択バル スを供給する走査線との交渉部に配され、駆動電流により発光する電流駆動型の

発光素子を駆動する画素回路であって、

ソースが基準電位に接続された変換用絶縁ゲート型電界効果トランジス

タと.

前記変換用絶縁ゲート型電界効果トランジスタのドレインと前記データ 線との間に接続され、ゲートが前記走査線に接続された取込用絶縁ゲート型電界 効果トランジスタと、

基準電位と前記発光素子間に接続された駆動用絶縁ゲート型電界効果ト ランジスタと、

第1電極が前記変換用途線ゲート型電界効果トランジスタのゲート及び 駆動用絶縁ゲート型電界効果トランジスタのゲートに共通に接続され、第2電極 が基準電位に接続されたキャパシタと、

前記変換用絶縁ゲート型電界効果トランジスタのゲートとドレイン間に 接続され、ゲートが前記定査様に接続されたスイッチ用絶縁ゲート型電界効果ト ランジスタンを全か

爾麦同縣。

138. 轉度情報に応じた電流レベルの信号電流を供給するデータ線と選択バル スを供給する走査線との交差部に配され、駆動電流により発光する電流駆動型の 発光素子を駆動する菌素回路であって、

ソースが基準電位に接続された変換用絶縁ゲート型電界効果トランジス タと、

前記変換用絶縁ゲート型電界効果トランジスタのドレインと前記データ 線との間に接続され、ゲートが前記走査線に接続された取込用絶縁ゲート型電界 効果トランジスタと、

基準電位と前記発光素子間に接続された駆動用絶縁ゲート型電界効果ト ランジスタと。

第1電極が前記駆動用絶縁ゲート型電界効果トランジスタのゲートに接

続され、第2電極が基準電位に接続されたキャパシタと、

前記変換用経験が一ト質電果効果トランジスタのゲートと、前記駆動用 絶縁ゲート型電界効果トランジスタのゲートと前記キャパンタの第1電話との接 核点間に接続され、ゲートが前記走査線に接続されたスイッチ用絶縁ゲート型電 現効果トランジスタンを含む、

面去何路。

139. 前記取込用絶縁ゲート整電界効果トランジスタの制御端子とスイッチ用 絶縁ゲート型電界効果トランジスタ制御端子はぞれぞれ異なる走査線に接続され でいる

請求項138記載の囲素同路。

1 4 0. 前記変換用トランジスタのトランジスタサイズが前記駆動用トランジス タのトランジスタサイズより大きく設定されている

請求項138記載の商素同點。

141. 前記スイッチ用絶縁ゲート整電界効果トランジスタ及び前記取込用絶縁ゲート整電界効果トランジスタか非審遇となった様、1フレーム期間内の所定時間後に前記スイッチ用絶縁ゲート整電界効果トランジスタを導通させて、走査線単位で前はを行う。

請求項139記載の画素回路。

142. 輝度情報に応じた電流レベルの信号電流を供給するデータ線と選択バル スを供給する走査線との交差部に配され、駆動電流により発光する電流駆動型の 発光素子を駆動する発光素子の駆動方法であって、

前記走査線からの選択パルスに応答して前記データ線から信号電流を取 り込む受入手順と、

取り込んだ信号電流の電流レベルを一旦電圧レベルに変換して保持する 変換手順と、

保持された電圧レベルに応じた電流レベルを有する駆動電流を当該発光

素子に流す駆動手順とを含む

発光索子の駆動方法。

143.前記変換手順は、ゲート、ソース、ドレイン及びチャネルを備えた変換用絶縁ゲート型電界効果トランジスタと、前記ゲートに接続した容量とを用いる手順を含んでおり、

前記手類において、前記要換用絶縁ゲート型電界効果トランジスタは、 前記受人手順によって取り込まれた信号電流を前記チャネルに渡して変換された 電圧レベルを前記ゲートに発生させ、前記容量は前記ゲートに生じた電圧レベル を保持する

請求項142記載の発光素子の駆動方法。

144、前配変換手順は、前配変換用絶縁ゲート型電界効果トランジスタのドレ インとゲートとの間に挿入されたスイッチ用絶縁ゲート型電界効果トランジスタ を用いる手順を含んでおり、

前配手順において、前配スイッチ用絶縁ゲート型電界効果トランジスタ は、前距変換用絶縁ゲート型電界効果トランジスタが信号電流の電流レベルを電 圧レベルに変換する時に導通し、前配変換用絶縁ゲート型電界効果トランジスタ のドレインとゲートを電気的に接続してソースを基準とする電圧レベルをゲート に生ぜしめる一方。

前記スイッチ用絶縁ゲート凝電界効果トランジスタは、電圧レベルを前 記容量に保持する時に遮断され、前記変換用絶縁ゲート型電界効果トランジスタ のゲート及びこれに接続した前記容量をドレインから切り離す

請求項143記載記載の発光素子の駆動方法。

145、前記駆動手順は、ゲート、ドレイン、ソース及びチャネルを備えた駆動 用絶縁ゲート型電界効果トランジスタを用いる手順を含んでおり、

前記手順において、前記駆動用絶縁ゲート型電界効果トランジスタは、前配容 量に保持された電圧レベルをゲートに受け入れそれに広じた常洙レベルを有する

駆動電流をチャネルを介して前記発光素子に流す

請求項143記載の発光素子の駆動方法。

146. 前配変換用絶縁ゲート整電界効果トランジスタのゲートと前配製飾用絶縁ゲート影電界効果トランジスタのゲートとが直接に接続されてカレントミラー回断を構成し、信号電流の電流レベルと駆動電流の電流レベルとが比例関係となる程にした。

請求項145記載の発光素子の駆動方法。

147. 前記型動用絶縁ゲート型電界効果トランジスタは、面素内で対応する変 機用絶縁ゲート型電界効果トランジスタの近傍に形成されており、前記変換用絶 縁ゲート型電界効果トランジスタと回等の個電圧を有する

請求項145記載の発光素子の駆動方法。

148. 前配駆動用絶縁ゲート整電界効果トランジスタは総和領域で動作し、そ のゲートに印加された電圧レベルと闘電圧との差に応じた駆動電流を前配発光素 子に接す

請求項147記載の発光素子の駆動方法。

149. 前記駆動手順は、変換手順とで前記変換用絶縁ゲート型電界効果トラン ジスタを時分割的に共用しており。

前記駆動手順は、信号電池の変換を完了した後前記変換用絶縁ケート型 電界効果トランジスタを育記受人手順から切り難して駆動而とし、保持された電 圧レベルを前記変換無絶縁ゲー 型電界効果トランジスタのゲートに印加した状 糖デチャネルを引起数断変を指記の単生業では抜す

請求項143記載の発光妻子の駆動方法。

150. 前記駆動手順は、駆動時以外に前記変換用絶縁ゲート型電界効果トラン ジスタを介して前記発光楽子に流れる不要電流を遮断する制御手順を含む

請求項149記載の発光素子の駆動方法。

151. 前記制御手順は、整座作用を有する二雄子型の発光素子の鑷子開置圧を

WO 01/86484 PCT/IPM/94763

制御して不要電流を遮断する

請求項150記載の発光素子の駆動方法。

152. 前記制御手順は、前記変拠用絶縁ゲート型電界効果トランジスタと前記 発光素子との間に挿入された制御用絶縁ゲート型電界効果トランジスタを用いる 手順であり、

前記手順において、前記制御用絶縁ゲート型電界効果トランジスタは、 非駆動時に非導通状態となって前記変換用絶縁ゲート型電界効果トランジスタと 前記発光素子とを切り難し、駆動時には導通状態に切り替わる

請求項150記載の発光素子の駆動方法。

153.前記制飾手順は、非駆動時に駆動電池を遮断して前記発光素子を非発光 状態に置く時間と、駆動時に駆動電流を流して前記発光素子を発光状態に置く時 面の割合を創造して、条両素の質疹を理整可線にした

請求項150記載の発光素子の駆動方法。

154. 前記駆動手順は、前記変換用純緑ゲート型電界効果トランジスタを通って前記発光素子に流れる駆動電流の電流レベルを安定化するために、前配変換用 総線ゲート型電界効果トランジスタのソースを基準にしたドレインの電位を固定 化する電位固定手順を含む。

請求項150記載の発光素子の駆動方法。

155. 前記受入手順、前記変換手順及び前記駆動手順は複数の絶縁ゲート型電 界効果トランジスタを組み合わせた電油回路の上で家行され。

1 つまたは2つ以上の絶縁ゲート型電界効果トランジスタは、前記電流 回路で各手順を実行中に電流リークを抑制するためダブルゲート構造を育する 請求項1489歳の発光套子の駆動方法。

156.前記電動手順は、ゲート、ドレイン及びソースを備えた絵像ゲート型電界効果トランジスタを用いて行なわれ、ゲートに印加された電圧レベルに応じてドレインとソースの間を通る配動策速を前記発光要子に流し、

前記発光素子は、アノード及びカソードを有する二端子型であり、カソードが ドレインに接続している

請求項142記載の発光素子の駆動方法。

157. 前記駆動手順は、ゲート、ドレイン及びソースを備えた絶縁ゲート型電 界効果トランジスタを用いて行なわれ、ゲートに印加された電圧レベルに応じて ドレインとソースの間を通る駆動電波を前記発光素子に流し、

前記発光素子は、アノード及びカソードを有する二端子型であり、アノードが ソースに接続している

請求項142記載の発光素子の駆動方法。

請求項142記載の発光素子の駆動方法。

請求項158記載の発光素子の駆動方法。

158. 前記変換手順によって保持された電圧レベルを下方調整して前記駆動手 順に建す調整手順を含んでおり、各画本の輝度の単レベルを引き締める

159. 前記駆動手順は、ゲート、ドレイン及びソースを有する絶縁ゲート型電 界効果トランジスタを用い、

前配調整手順は、前記絶縁ゲート型電界効果トランジスタのゲートとソ ース間の電圧を底上げしてゲートに印加される電圧レベルを下方調整する

160. 前配駆動手順は、ゲート、ドレイン及びソースを有する絶縁ゲート型電 果効果トランジスタを用い、

前記変換変換手順は前配薄膜トランジスタのゲートに接続され且つ前記 電圧レベルを保持する容量を用い、

前記調整手順は、前記容量に接続した追加容量を用い、前記容量に保持 された前記絶縁ゲート型電界効果トランジスタのゲートに印加されるべき電圧レ ベルを下方調整する

請求項158記載の発光素子の駆動方法。

161. 前記駆動手順は、ゲート、ドレイン及びソースを有する絶縁ゲート型電

界効果トランジスタを用い、

前記変換手順は、一端が前記薄膜トランジスタのゲートに接続され且つ 前記電圧レベルを保持する容量を用い、

前記調整手順は、前記変換手順によって変換された前記電圧レベルを前 記容量に保持する時前記容量の他端の電位を調整して、前記絶縁ゲート型電界効 果トランジスタのゲートに印加されるべき電圧レベルを下方調整する

請求項158記載の発光素子の駆動方法。

- 162. 前記発光素子は有機エレクトロルミネッセンス素子を用いる 請求項142記載の発光素子の駆動方法。
- 163. 画素を選択するための走査線と、画素を駆動するための輝度情報を与えるデータ線とがマトリクス状に配換され、

各層素は、供給される電燈脈によって頻度が変化する発光素子と、定金 線によって朝勤され且つデータ操から与えられた頻度情報を衝素に書き込む書込 手段と、前記書き込まれた輝度情報に応じて前記発光素子に供給する電流量を制 動する駆動手段とを含み。

各画素への輝度情報の書き込みは、走査線が選択された状態で、データ 線に輝度情報に応じた電気信号を印加することによって行われ、

各国素に書き込まれた輝度情報は走産線が非選択となった後も各画素に 保持され、各画素の発光素子は保持された輝度情報に応じた輝度で点灯を維持可 能な表示装度であって、

前記書込手段によって書き込まれた輝度情報を下方調整して前記駆動手 段に供給する調整手段を含んでおり、各画素の輝度の黒レベルを引き締める 表示装置。

164. 頻度情報を供給するデータ線と選択パルスを供給する走査線との交差部 に配され、 頻度情報に応じて発光する発光素子を有する資素を駆動する資素回路 であって.

走査線によって制御され且つデータ線から与えられた輝度情報を画素に 書き込む書込手段と、前記書き込まれた輝度情報に応じて前記発光素子に供給する電施景を制御する駆動手段とを含み、

各画素への輝度情報の書き込みは、走査線が選択された状態で、データ 線に輝度情報に応じた電気信号を印加することによって行われ、

各画素に書き込まれた輝度情報は走査線が非選択となった後も各画素に 保持され、各画素の発光素子は保持された輝度情報に応じた輝度で点灯を維持可 餘であって。

前記書込手段によって書き込まれた輝度情報を下方調整して前記駅動手 段に供給する調整手段を含んでおり、各面素の頻度の黒レベルを引き締める 審査回路。

185. 國素を選択するための走査線と、國素を駆動するための輝度情報を与え るデータ線とがマトリクス状に配設され、各國素は供給される電流量によって輝 度が変化する発光素子を含む表示装備の駆動方法であって、


走査線によって制御され且つデータ線から与えられた輝度情報を画素に 書き込む書込手順と、前記書き込まれた輝度情報に応じて前記発光素子に供給す る電途量を制加する配動手動とを含み


各画素への輝度情報の書き込みは、走査線が選択された状態で、データ 線に輝度情報に応じた電気信号を印加することによって行われ。

各画素に書き込まれた輝度情報は走査線が非選択となった後も各画素に 保持され、各画素の発光素子は保持された輝度情報に応じた輝度で点灯を維持可 能であって、


前記書込手順によって書き込まれた輝度情報を下方調整して前記取動手 順に渡す調整手順を含んでおり、各調素の輝度の黒レベルを引き締める 差示装備の駆動方法。

FIG.1





2/20









FIG.5



WO 91/96484 PCT/JP09/94763



FIG.8





FIG.9






FIG.11




FIG.12




FIG.13




FIG.14




FIG.15





FIG.16






FIG.18





FIG.19






FIG.21




FIG.22




FIG.23




FIG.24




FIG.25




FIG.26





FIG.27



符号リスト

OLED・・・発光素子

TFT1・・・変換用薄膜トランジスタ

TFT2・・・駆動用薄膜トランジスタ

TFT3・・・取込用薄膜トランジスタ

TFT4・・・スイッチ用薄膜トランジスタ

C・・・保持容量

CS···電流源

scanA・・・走査線

s c a n B・・・走査線 d a t a・・・データ線

21・・・走査線駆動回路

22・・・データ線駆動回路

23・・・走査線駆動回路

25・・・画素

INTERNATIONAL SEARCH REPORT

emational application N

Jitsuyo Shinan Toroku Koho 1996-2000

PCT/JP00/04763

	OF SUBJECT MATTE

Int.Cl? G09G3/32

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)
Int.Cl⁷ G09G3/32, 3/30, 3/12, 3/14

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Roho 1922-1996 Toroku Jitsuyo Shinan Roho 1994-2000

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Form PCT/ISA/210 (second sheet) (July 1992)

Kokai Jitsuyo Shinan Kobo 1971-2000

Category*	- Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No
A	JP, 1-279670, A (NBC Corporation), 09 November, 1989 (09.11.89), Full text; Figs. 1 to 3 (Family: none)	1-165
A	JP, 9-197313, A (NEC Corporation), 31 July, 1997 (31.07.97), Full text; Figs. 1 to 7 (Family: none)	1-165
A	<pre>up, 9-264810, A (ASAMI OFTICAL Co., Ind.), gr October, 1997 (07:10.97), Pull text; Figs. 1 to 3 (Family: none)</pre>	1-165

_	I CHILLY COCKED THE HONG IN the COMMISSION OF DOX C.	\Box	nee percen among annual.
Special categories of closed documentar. "A document orderings the general state of the set which is most considered to be of particular relevance resulter of comments but published on or after the international filling date. "I document which many throw doubte on priority chaintigh or which is control to establish the publication date of another clusters or other control to establish the publication date of another clusters or other document referring to a set of addresses, see, exhibition or other		"I later document published after the international filing date or priority date and not in conflict with the application but cited to understand the misciple or theory underlying the investion	
		×	document of particular relevance; the claimed invention cannot be considered overal or cannot be considered to involve an inventive
		Υ	considered to involve an inventive step when the document is combined with one or more other such documents, such
·9·	means document published prior to the interestional filing date but later than the priority date claimed	٠.	combination being obvious to a person skilled in the art document member of the same patent family
Date	of the actual completion of the international search 16 August, 2000 (16.08.00)	Deto	of mailing of the international search report 29 August, 2000 (29.08.00)
	c and mailing address of the ISA/ Japanese Patent Office	Aud	orized officer
Facsimile No.		Telephone No.	

国際調査報告

国際出版委员 PCT/IP00/04763

A. 発明の属する分野の分類 (国際特許分類 (1PC)) Int. Cl* G09G3/32

調査を行った分野 選者を行った最小協資料 (国際特許分類 (TPC))

Int. C1' G09G3/32, 3/30, 3/12, 3/14

最小研資料以外の資料で調査を行った分野に含まれるもの

日太陽家用新家公條 1922-1996#E

日本国公園室田新家公保 1971-2000年 日本国界最宏丽新家公修 1994-2000年 日太同生用新宝器经心條 1996-2000年 国際調査で使用した電子データベース (データベースの名称、調査に使用した用語) 既進すると認められる文献 利用文献の 関連する カテゴリーキ 引用文献名 及び一郎の箇所が関連するときは、その関連する箇所の表示 請求の範囲の番号 A JP, 1-279670, A(日本電気株式会社)9, 11月, 1989 (09, 11, 89) 全文、 1-165 第1-3図(ファミリーなし) JP, 9-197313, A(日本電気株式会社)31.7月.1997 (31.07.97) 全文、 A 1 - 165第1-7図(ファミリーなし) A TP. 9-264810, A(旭光学工業株式会社)7, 10月, 1997 (07, 10, 97) 全 1-165 文、第1-3図(ファミリーなし) □ パテントファミリーに関する別紙を参照。 □ C標の続きにも文献が列率されている。 * ミ田文献のカテゴリー の日の後に公表された文献 「A」特に関連のある文献ではなく、一般的技術水準を示す 「T」国際出版日叉は優先日後に公表された文献であって to. て出順と矛盾するものではなく、発明の原理又は理 「E」国際出願日前の出願または特許であるが、国際出願日 論の理解のために引用するもの 以後に公表されたもの 「X」特に関連のある文献であって、当該文献のみで売明 「L」優先権主張に疑義を提起する文献又は他の文献の受行 の新規性又は進歩性がないと考えられるもの 日満しくは他の特別な理由を確立するために引用する 「Y」特に関連のある文献であって、当該文献と他の1以 文献 (理由を付す) 上の文献との、当業者にとって自明である組合せに 「〇」口頭による開示、使用、展示等に言及する文献 よって進歩性がないと考えられるもの P | 国際出席日前で、かつ優先権の主張の基礎となる出願 「&」同一パテントファミリー文献 国機関者を完了した日 国際国を報告の卒送日 29.08.00 16, 08, 00 国際調査機関の名称及びあて先 7907 特許庁客を含 (降間のある職員) **注** 2 G 日本国特許庁 (1SA/JP) 江蛇 克己 郵便番号100-8915 東京都千代田区艦が開三丁目4番3号 電源器券 03-3581-1101 内線 3226